5P49V6965

概要

5P49V6965は、VersaClock® 6Eプログラマブルクロックジェネレータファミリの製品です。5P49V6965は、高性能なコンシューマ、ネットワーク、産業、コンピューティング、データ通信の各アプリケーションを対象としています。2つの冗長クロック入力のうち1つからリファレンスクロックを供給することができます。また、グリッチレスマニュアル切替機能により、通常動作時に冗長クロックのうち1つを選択することができます。

コンフィギュレーションは、オンチップOTP（One-Time Programmable）メモリに保存され、I²Cインタフェースを使って変更することができます。

コアパワー100mW未満（3.3V時）
RMS位相ジッタ0.5ps未満（標準値）
PCIe Gen 1/2/3/4/5スペクトラム拡散オフ
PCIe Gen 1/2/3/4スペクトラム拡散オン
1/10GbE、USB3.0
水晶振動子（8MHz～40MHz）および外部クロック入力（1MHz～350MHz）の両方に対応
4組のユニバーサル出力：LVPECL、LVDS、HCSL、または８つのLVCMOS出力
0.001MHz～350MHz 出力範囲での4つの独立周波数
基準出力
1.8V / 2.5V / 3.3Vのコア電圧と出力電圧
2つのプログラマブルI²Cアドレスにより、同じシステムで複数のデバイスを使用可能
OTP不揮発性メモリに最大4種類のコンフィグレーションセットを保存可能
ソフトウェアツール Timing Commander™ に対応
オンラインフォームによる迅速なサンプリングとカスタマイズプロセス
4 x 4 mm 24-VFQFPNパッケージ
動作温度範囲 -40°C～+85°C

	5P49V6965	5P49V6967	5P49V6968	5P49V6975
Inputs (#)	2	2	2	1
Outputs (#)	5	9	11	5
Output Type	HCSL, LVCMOS, LVDS, LVPECL	HCSL, LP-HCSL, LVCMOS, LVDS, LVPECL	HCSL, LP-HCSL, LVCMOS, LVDS, LVPECL	HCSL, LVCMOS, LVDS, LVPECL
Phase Jitter Typ RMS (ps)	0.500	0.500	0.500	0.500
		製品情報を見る	製品情報を見る	製品情報を見る

	RZ/G2M フル機能評価プラットフォーム
	RZ/G2MマルチディスプレイHMIシステムオンモジュール
	高性能HMIシステム
	AIビジョン・音声認識ソリューション
	ビジョンAIゲートウェイソリューション

ドキュメント

タイトル	分類	日付
5P49V6965 Datasheet PDF 788 KB	データシート	2022年1月26日
Termination Options for High-Speed LVCMOS Driver Clock Drivers PDF 187 KB	アプリケーションノート	2023年11月14日
Timing Commander Installation Guide PDF 348 KB	アプリケーションノート	2023年3月10日
PLL Loop Filter Design and Fine Tuning PDF 1.16 MB	アプリケーションノート	2023年2月28日
VersaClock Family Overview PDF 392 KB	概要	2022年12月8日
PCN# : 220015 (R1) Add Alternate Assembly Location on VFQFPN Packages PDF 734 KB	製品変更通知	2022年11月16日
PCB Layout Considerations for Designing VersaClock Clock Generator Family PDF 1.17 MB	アプリケーションノート	2022年10月6日
VersaClock 6E Family Register Descriptions and Programming Guide PDF 990 KB	マニュアル－開発ツール	2022年7月1日
PCI Express Timing Solutions Overview PDF 2.40 MB	概要	2022年4月8日
PCN# : 210023 Add Alternate Assembly Locations on Select VFQFN Packages PDF 726 KB	製品変更通知	2021年8月20日
How to Make 1.2V LVCMOS from 1.8V LVCMOS Output PDF 256 KB	アプリケーションノート	2021年7月5日
PCN# : A2005-01(R1) Add UTL, Thailand and JCET, China as Alternate Assembly Locations PDF 725 KB	製品変更通知	2020年6月9日
PCN# : TB1912-02(R1) Convert Shipping Media from Tube or Tray to Cut Reel PDF 5.71 MB	製品変更通知	2020年6月9日
PCN# : TB1912-02 Convert Shipping Media from Tube or Tray to Cut Reel PDF 5.61 MB	製品変更通知	2020年1月8日
PCN# : A1904-01 Add Greatek, Taiwan as an Alternate Assembly Facility PDF 983 KB	製品変更通知	2019年6月25日
AN-1014 Microstrip vs Stripline: Crosstalk and RMS Phase Jitter PDF 486 KB	アプリケーションノート	2018年11月1日
IDT Products for Wired Broadband Applications PDF 686 KB	Application Brief	2017年9月1日
AN-975 Cascading PLLs PDF 255 KB	アプリケーションノート	2017年8月2日
AN-970 Glitchless Frequency Adjustment using Fractional Output Divider PDF 717 KB	アプリケーションノート	2017年5月11日
AN-954 Layout and EMI Recommendations for Automotive Applications PDF 406 KB	アプリケーションノート	2017年3月8日
AN-960 Layout and EMI Recommendations for Automotive Applications (short form) PDF 342 KB	アプリケーションノート	2017年3月8日
IDT Clocks for Xilinx Ultrascale FPGAs PDF 256 KB	技術概要	2016年4月25日
AN-918 Programmable Clocks vs Crystal Oscillators PDF 307 KB	アプリケーションノート	2016年3月10日
IDT Clocks for Altera's Stratix V and Arria V/X FPGAs PDF 238 KB	技術概要	2016年2月8日
AN-905 Using VersaClock® 6 as Reference Clock for Xilinx® Series 7 FPGAs PDF 188 KB	アプリケーションノート	2015年10月10日
AN-844 Termination - AC Coupling Clock Receivers PDF 170 KB	アプリケーションノート	2014年5月13日
AN-846 Termination - LVDS PDF 133 KB	アプリケーションノート	2014年5月13日
AN-842 Thermal Considerations in Package Design and Selection PDF 495 KB	アプリケーションノート	2014年5月12日
AN-815 Understanding Jitter Units PDF 565 KB	アプリケーションノート	2014年4月24日
AN-806 Power Supply Noise Rejection PDF 438 KB	アプリケーションノート	2014年1月15日
AN-808 PCI Express/HCSL Termination PDF 137 KB	アプリケーションノート	2014年1月15日
31 items

設計・開発

ソフトウェアダウンロード

タイトル	分類	日付
VersaClock 6E Timing Commander Personality File v1.4.1 ZIP 5.88 MB	ソフトウェア／ツール－その他	2022年9月21日
Timing Commander Installer (v1.17) ZIP 18.02 MB	ソフトウェア／ツール－その他	2021年7月30日
2 items

ボード＆キット

5P49V6965-EVK

Evaluation

ご購入

Evaluation Board for 5P49V6965 VersaClock® 6E

This is the evaluation board for the 5P49V6965 VersaClock 6E programmable clock generator. With RMS phase jitter of less than 0.5ps over the full 12kHz to 20MHz...

主要ドキュメント:

5P49V6965_75 - Programmer Board (perspective)

5P49V6965-PROG

Development

ご購入

Programming Kit for VersaClock® 6E

The VersaClock 6E programmer board is made to ease the programming of 5P49V6965, 5P49V6975 blank devices. With the on-board USB interface, IDT Timing Commander™ GUI...

ECADモデル

[製品選択]テーブル内の製品名をクリックするとSamacSysが提供する回路図シンボル、PCBフットプリント、3D CADモデルがご確認いただけます。お探しのシンボルやモデルが見つからない場合、Webサイトから直接リクエストできます。

ECADモデルを調べる

モデル

タイトル	分類	日付
5P49V6965 IBIS Model ZIP 325 KB	モデル－IBIS	2022年10月13日
1 item

製品選択

本デバイスは、ルネサス事業所でのプログラム書き込みが可能です。カスタムプログラムユーティリティをお試しください。

Processing table

	Pkg. Type	Lead Count (#)	Temp. Grade	Pb (Lead) Free	Carrier Type	ご購入 / サンプル
(2) アクティブ (0) Obsolete / NRND / LTB	VFQFPN	最大値最小値	I	Yes	Reel Tray	サンプルを入手購入/見積
型名	Logical Operator		Logical Operator	Logical Operator	Logical Operator	Logical Operator
5P49V6965A000NLGI play_circleアクティブ memoryPkg. Info view_in_ar PCB Symbol, Footprint, and 3D Model サンプル入手可能	VFQFPN	24	I	Yes	Tray	サンプルを入手, 購入/見積
5P49V6965A000NLGI8 play_circleアクティブ memoryPkg. Info view_in_ar PCB Symbol, Footprint, and 3D Model サンプル入手可能	VFQFPN	24	I	Yes	Reel	サンプルを入手, 購入/見積

Tips for Using This Parametric Table:

Hide Filters button in header: Collapse or expands filters
Column sort buttons in header: Sort Column alphabetically / numerically descending or ascending
Reset button in header: Reset all filters to the page default
Full Screen button in header: Expand the table to full screen view (user must close out of full screen before they can interact with rest of page)
Export button in header: Export the filtered results of the table to an Excel document
Filter parts search bar in header: Type to filter table results by part number
Hide column button in column headers: Select to hide columns in table
AND / OR toggle switches in header: Toggles the logic of this particular filter to be “AND” or “OR” logic for filtering results
Multiselect checkboxes at beginning of each row in table: Select these checkboxes to compare products against each other
Document icon next to product name in row: View the featured document for this product
Chip icon next to the right of the document icon in row: View the block diagram for this product
Cart icon to the right of the chip icon: Indicates that samples are available for this product

サポート

Clocks & Timing Forum

Clocks & Timing FAQs

技術サポートに問合せをする

パーツをカスタマイズ

サンプルを入手

営業に問合せをする

Renesas Samples

本デバイスは、ルネサス事業所でのプログラム書き込みが可能です。カスタムプログラムユーティリティをお試しください。

注文可能な製品番号を選択

発注型名	サンプル
5P49V6965A000NLGI	Availability Add to request
5P49V6965A000NLGI8	Availability Add to request

ビデオ&トレーニング

VersaClock® 6E - High-performance Programmable Clock Generator

The VersaClock® 6E programmable clock generator devices offer a combination of low power, flexibility and performance for a wide range of applications. These features make it ideal for simplifying system design by replacing multiple discrete timing components and reducing bill of materials (BOM). The VersaClock 6E supports operating voltages from 1.8 to 3.3 V, differential (LVPECL/HCSL/LVDS/LP-HCSL) and LVCMOS output types, and fractional dividers to accurately generate virtually any frequency. Products satisfy system requirements from oscillator replacement to PCIe® Gen 1/2/3 and to communications applications, while consuming very little power.

For more information about VersaClock 6E, visit https://www.idt.com/versaclock.

Video List

VersaClock® 6E - High-performance Programmable Clock Generator

VersaClock® 6 Product Overview - Low Jitter Programmable Clock Generator

IDT Timing Commander™ Software Overview

Introduction to Timing Commander™ Software Tool by IDT

IDT Timing Commander

IDT Timing Solutions for NXP QorIQ / Layerscape CPU

Overview of Timing Requirements for NXP QorIQ LS Processors

ニュース＆ブログ

Solving Common Issues with Respect to PCIe Timing Design on the Modern Server System	ブログ	2022年4月14日
Selecting the Best Device for Converter Clocking Applications	ブログ	2022年2月1日
Faster Timing Design and Accurate Performance Testing with Jitter Measurement Utility	ブログ	2019年6月14日
Comparing and Contrasting PCIe and Ethernet Clock Jitter Specifications	ブログ	2018年5月22日
IDT Extends Leadership in Datacenter and Networking Systems with Launch of Its Latest PCI Express Timing Devices	ニュース	2018年4月30日
IDT、受賞実績のあるVersaClock プログラマブルクロックジェネレータ製品ラインに新しいVersaClock 6Eを追加	ニュース	2018年2月5日

メニュー

Back

マイクロコンピュータ

アプリケーション

設計リソース

販売/サポート

会社情報

言語

アカウント

VersaClock® 6Eプログラマブルクロックジェネレータ

クロック&タイミング

概要

ドキュメント