概要
説明
このSLG47011-Eは、一般的に使用されるアナログ-デジタル変換およびミックスドシグナル機能のための小型で低消費電力のソリューションを提供します。 柔軟なデータ収集システムと設定可能なロジックを組み合わせることで、さまざまな機能を最小限のコストで実装することができます。 ユーザーは、ワンタイム・プログラマブル（OTP）不揮発性メモリ（NVM）へ相互接続ロジック、マクロセル、IOピンの設定情報をプログラミングすることで回路設計を実現します。
特長
- SAR ADC
- 選択可能な分解能：14ビット、12ビット、10ビット、8ビット
- 最大8ビットモードで最大2.35Msps
- 最大4つのアナログチャンネルのサンプリング
- 出力オプション：パラレル、I2C、SPI
- プログラマブルゲインアンプ
- ゲイン範囲：1倍から64倍
- 差動モードとシングルエンドモードをサポート
- MathCore
- 乗算器、加算器、減算器、シフタ
- 4つの独立したデータバッファ
- バッファ長：最大8個の16ビットワード
- モード：オーバーサンプリング、移動平均、カウンターキャプチャ
- メモリテーブルマクロセル
- 4096ワード × 12ビット
- モード：フルレンジまたはツーレンジ
- ADCデータ線形化またはカスタムy = F(x)をサポート
- ADDR-to-DATA/ストレージモード
- 16ビット・マルチチャネル・デジタル・コンパレータ(MDCMP)
- 最大4つの独立チャンネル
- 静的または動的しきい値
- 各チャンネルのヒステリシスオプション
- PWMマクロセル
- 12ビット解像度
- 動作中にデューティサイクル変更可能（最大4096値）
- ワイドコンバータマクロセル
- 12ビットパラレルデータ出力
- オプション出力：12×1ビット、6×2ビット、3×4ビット
- 12ビットD/Aコンバータ
- 333kspsデジタル-アナログコンバータ
- 選択可能な電流源
- リファレンス電圧内蔵 (VREF)
- 高速アナログコンパレータ
- 設定可能なヒステリシスとリファレンス
- 組み合せ機能マクロセル（18種類）
- 2つの2ビットLUTまたはDFF/LATCH
- 8つの3ビットLUTまたはDFF/LATCH（セット/リセット付き）
- 6つのDFF/LATCHまたは3ビットLUT、またはシフトレジスタ
- 2つの4ビットLUTまたはDFF/LATCH（セット/リセット付き）
- 多機能マクロセル（14種類）
- 10のDFF/LATCHまたは3ビットLUT + 12ビット遅延/カウンタ
- 2つのDFF/LATCHまたは4ビットLUT + 16ビット遅延/カウンタ/FSM
- 1つのDFF/LATCHまたは3ビットLUT + 12ビット遅延/カウンタ/FSM
- 12ビットメモリ制御アップ/ダウンカウンタ
- 通信インターフェース
- I2Cインタフェース
- SPIインターフェース
- ロジックおよびタイミング
- エッジ検出器出力によるプログラム可能な遅延
- デグリッチフィルターまたはエッジ検出器
- 発振器（OSC）
- 2kHz / 10kHz
- 20MHz / 40MHz
- アナログ温度センサ
- CRCによるパワーオンリセット（POR）
- リードバック保護（リードロック）
- 電源
- 1.71V～3.6V
- 動作温度
- -40°C～+105°C
- コンプライアンス
- RoHS指令準拠／ハロゲンフリー
- 利用可能なパッケージ
- 16ピンSTQFN：2.0mm x 2.0mm x 0.55mm、0.4mmピッチ
製品比較
アプリケーション
ドキュメント
ピックアップ
ログイン後、ご登録が可能となります。
|
|
|
|
|---|---|---|
| 分類 | タイトル | 日時 |
| データシート | PDF 6.30 MB | |
| デバイスエラッタ | PDF 424 KB | |
| カタログ | PDF 5.67 MB English | |
| ホワイトペーパー | PDF 501 KB | |
4件
|
||
設計・開発
サポート
ビデオ&トレーニング
The low-cost, low-power SLG47011 is an AnalogPAK™ programmable mixed-signal matrix with a 14-bit ADC and analog features.