特長
- LP-HCSL outputs eliminate up to 16 termination resistors.
- PCIe Gen 1–7 compliance
- 2:4 or two 1:2 multiplexer options
- Drive both source-terminated and double-terminated loads selectable 85Ω and 100Ω output impedance
- Open-drain LOS (Loss-Of-Signal) indication output
- Power down tolerance (PDT)
- Flexible startup sequencing (FSS)
- Automatic clock parking (ACP)
- Dedicated OE# pins to control group output
- 4mm × 4mm 28-VFQFPN package
説明
The RC19204 is a 2:4 PCIe Gen7 multiplexer that is backward compatible with earlier PCIe generations. The RC19204 provides ultra-low additive jitter and reduced in-to-out delay performance for better design margin and incorporates several features for easier and more robust design.
パラメータ
| 属性 | 値 |
|---|---|
| Diff. Outputs | 4 |
| Diff. Output Signaling | LP-HCSL |
| Output Freq Range (MHz) | 1 - 400 |
| Diff. Inputs | 2 |
| Power Consumption Typ (mW) | 92 |
| Supply Voltage (V) | 3.3 - 3.3 |
| Output Type | LP-HCSL |
| Battery Backup | No |
| Battery Seal | No |
| CPU Supervisory Function POR | No |
| Crystal Frequency Trimming | No |
| Frequency Out Pin | No |
| Inputs (#) | 2 |
| Input Freq (MHz) | 1 - 400 |
| Adjustable Phase | No |
| Noise Floor (dBc/Hz) | -154 |
| Channels (#) | 2 |
| Additive Phase Jitter Typ RMS (fs) | 37 |
| Function | Multiplexer |
| Input Type | LVDS, HCSL |
| Output Banks (#) | 2 |
| Core Voltage (V) | 3.3 |
| Output Voltage (V) | 0.8 |
| Product Category | Clock Buffers & Drivers, PCI Express Clocks |
パッケージオプション
| Pkg. Type | Pkg. Dimensions (mm) | Lead Count (#) | Pitch (mm) |
|---|---|---|---|
| VFQFPN | 4.0 x 4.0 x 0.9 | 28 | 0.4 |
アプリケーション・ブロック図
 | AMD第4世代EPYC (Genoa) パワー&タイミングシステム SVI3、DDR5、PCIe Gen 5/6をサポートするAMD Genoa向けの完全な電源およびタイミングシステム。 |
このデバイスに組み合わせたい製品
更に設計開発を進めるための製品を探してみましょう
| Part Number | Status | Samples | Longevity | Stock | Package | Budgetary Price (USD) | Lead Count (#) | Carrier Type | Moisture Sensitivity Level (MSL) | Qty. per Reel (#) | Qty. per Carrier (#) | Pb (Lead) Free | Pb Free Category | Temp. Range (°C) | Country of Assembly | Country of Wafer Fabrication |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| RC19204AGNL#BB0 | Active | Available | 2040 Apr | Out of Stock | VFQFPN | 1ku | $2.15 | 28# | Tray | 1 | 0 | 490# | Yes | e3 Sn | -40 to 105°C | TAIWAN | TAIWAN |
| RC19204AGNL#KB0 | Active | Available | 2040 Apr | Out of Stock | VFQFPN | 1ku | $2.15 | 28# | Reel | 1 | 2500# | 0 | Yes | e3 Sn | -40 to 105°C | TAIWAN | TAIWAN |
このデバイスに組み合わせたい製品
更に設計開発を進めるための製品を探してみましょう
- アプリケーションノート英語PDF 2.66 MB R31AN0080EU0102 Rev.1.02 2026年6月02日AI生成コンテンツ: Layout recommendations focus on PCIe Buffer/Mux devices across several families, emphasizing optimal PCB layer stack-up, trace sizing, and signal routing. Key points include using microstrip impedance calculations and tools like Polar Instruments for trace design, following common layout rules such as avoiding right-angle bends, and ensuring proper power supply, clocking, EMI-EMC, and thermal layouts. The document provides detailed guidance on signal integrity, current return paths, crosstalk reduction, and EPAD thermal management to enhance PCIe timing device performance.
- データシート英語RC192xx DatasheetRECOMMENDEDPDF 671 KB R31DS0020EU0116 Rev.1.16 2026年5月11日The RC192xx (RC19202, RC19204, RC19208, RC19216) are ultra-high performance clock muxes supporting PCIe Gen5-7. They provide a Loss-Of- Signal (LOS) output for system monitoring and redundancy. The devices also incorporate Power Down Tolerance (PDT), Flexible Power Sequencing (FPS), and Automatic Clock Parking (ACP) features to insure good behavior under abnormal system conditions. This document describes the main design and operational characteristics for RC192xx devices, including pin information, specifications, applications information, and packaging.
- 製品変更通知英語PDF 519 KB 2024年8月28日
- アプリケーションノート英語PDF 431 KB 7WDXRDKU4E7E-5-59216 2023年12月06日
- ホワイトペーパー英語PDF 1.35 MB 7WDXRDKU4E7E-6-61930 2020年8月05日As PCIe data rates increase and jitter budgets tighten, accurately measuring reference clock jitter becomes more challenging. This paper examines how intrinsic jitter in test setups impacts measurement accuracy and compares results from Phase Noise Analyzers and digital sampling oscilloscopes. It also explores methods to isolate and correct for intrinsic jitter using noiseless PCIe Gen5 clock sources and real-world components such as fan-out buffers and clock generators.
- アプリケーションノート英語PDF 495 KB 7WDXRDKU4E7E-5-57312 2014年5月12日
- アプリケーションノート英語PDF 442 KB 7WDXRDKU4E7E-5-57298 2014年5月08日
- アプリケーションノート英語PDF 160 KB 7WDXRDKU4E7E-5-57287 2014年5月06日
- データシート英語RC192xx DatasheetRECOMMENDEDPDF 671 KB R31DS0020EU0116 Rev.1.16 2026年5月11日The RC192xx (RC19202, RC19204, RC19208, RC19216) are ultra-high performance clock muxes supporting PCIe Gen5-7. They provide a Loss-Of- Signal (LOS) output for system monitoring and redundancy. The devices also incorporate Power Down Tolerance (PDT), Flexible Power Sequencing (FPS), and Automatic Clock Parking (ACP) features to insure good behavior under abnormal system conditions. This document describes the main design and operational characteristics for RC192xx devices, including pin information, specifications, applications information, and packaging.
推奨ドキュメント (1)
- データシート英語RC192xx DatasheetRECOMMENDEDPDF 671 KB R31DS0020EU0116 Rev.1.16 2026年5月11日The RC192xx (RC19202, RC19204, RC19208, RC19216) are ultra-high performance clock muxes supporting PCIe Gen5-7. They provide a Loss-Of- Signal (LOS) output for system monitoring and redundancy. The devices also incorporate Power Down Tolerance (PDT), Flexible Power Sequencing (FPS), and Automatic Clock Parking (ACP) features to insure good behavior under abnormal system conditions. This document describes the main design and operational characteristics for RC192xx devices, including pin information, specifications, applications information, and packaging.
データシート (1)
No Results Found.
入力するワードを減らしてみたり、異なるワード、あるいはより一般的なワードを入力してみましょう。
フィルターを適用している場合、フィルターの範囲を見直してみてより広く検索結果が反映される様にしてみましょう。
- ナレッジベースを検索してみましょう。FAQにより、お客様をサポートいたします。
- ルネサスの技術スタッフやコミュニティからのヘルプをサポートフォーラムから受けられます。
- アプリケーションノート英語PDF 2.66 MB R31AN0080EU0102 Rev.1.02 2026年6月02日AI生成コンテンツ: Layout recommendations focus on PCIe Buffer/Mux devices across several families, emphasizing optimal PCB layer stack-up, trace sizing, and signal routing. Key points include using microstrip impedance calculations and tools like Polar Instruments for trace design, following common layout rules such as avoiding right-angle bends, and ensuring proper power supply, clocking, EMI-EMC, and thermal layouts. The document provides detailed guidance on signal integrity, current return paths, crosstalk reduction, and EPAD thermal management to enhance PCIe timing device performance.
- アプリケーションノート英語PDF 431 KB 7WDXRDKU4E7E-5-59216 2023年12月06日
- アプリケーションノート英語PDF 1.99 MB 7WDXRDKU4E7E-5-57242 2022年3月01日
- ホワイトペーパー英語PDF 1.35 MB 7WDXRDKU4E7E-6-61930 2020年8月05日As PCIe data rates increase and jitter budgets tighten, accurately measuring reference clock jitter becomes more challenging. This paper examines how intrinsic jitter in test setups impacts measurement accuracy and compares results from Phase Noise Analyzers and digital sampling oscilloscopes. It also explores methods to isolate and correct for intrinsic jitter using noiseless PCIe Gen5 clock sources and real-world components such as fan-out buffers and clock generators.もっと見る (10)
アプリケーションノート、ホワイトペーパー (10)
- 製品変更通知英語PDF 519 KB 2024年8月28日
製品通知（PCN、EOLなど） (2)
No Results Found.
入力するワードを減らしてみたり、異なるワード、あるいはより一般的なワードを入力してみましょう。
フィルターを適用している場合、フィルターの範囲を見直してみてより広く検索結果が反映される様にしてみましょう。
- ナレッジベースを検索してみましょう。FAQにより、お客様をサポートいたします。
- ルネサスの技術スタッフやコミュニティからのヘルプをサポートフォーラムから受けられます。
No Results Found.
入力するワードを減らしてみたり、異なるワード、あるいはより一般的なワードを入力してみましょう。
フィルターを適用している場合、フィルターの範囲を見直してみてより広く検索結果が反映される様にしてみましょう。
- ナレッジベースを検索してみましょう。FAQにより、お客様をサポートいたします。
- ルネサスの技術スタッフやコミュニティからのヘルプをサポートフォーラムから受けられます。
図、設計ファイル (1)
No Results Found.
入力するワードを減らしてみたり、異なるワード、あるいはより一般的なワードを入力してみましょう。
フィルターを適用している場合、フィルターの範囲を見直してみてより広く検索結果が反映される様にしてみましょう。
- ナレッジベースを検索してみましょう。FAQにより、お客様をサポートいたします。
- ルネサスの技術スタッフやコミュニティからのヘルプをサポートフォーラムから受けられます。
No Results Found.
入力するワードを減らしてみたり、異なるワード、あるいはより一般的なワードを入力してみましょう。
フィルターを適用している場合、フィルターの範囲を見直してみてより広く検索結果が反映される様にしてみましょう。
- ナレッジベースを検索してみましょう。FAQにより、お客様をサポートいたします。
- ルネサスの技術スタッフやコミュニティからのヘルプをサポートフォーラムから受けられます。
No Results Found.
入力するワードを減らしてみたり、異なるワード、あるいはより一般的なワードを入力してみましょう。
フィルターを適用している場合、フィルターの範囲を見直してみてより広く検索結果が反映される様にしてみましょう。
- ナレッジベースを検索してみましょう。FAQにより、お客様をサポートいたします。
- ルネサスの技術スタッフやコミュニティからのヘルプをサポートフォーラムから受けられます。
マーケティング資料 (1)
No Results Found.
入力するワードを減らしてみたり、異なるワード、あるいはより一般的なワードを入力してみましょう。
フィルターを適用している場合、フィルターの範囲を見直してみてより広く検索結果が反映される様にしてみましょう。
- ナレッジベースを検索してみましょう。FAQにより、お客様をサポートいたします。
- ルネサスの技術スタッフやコミュニティからのヘルプをサポートフォーラムから受けられます。
No Results Found.
入力するワードを減らしてみたり、異なるワード、あるいはより一般的なワードを入力してみましょう。
フィルターを適用している場合、フィルターの範囲を見直してみてより広く検索結果が反映される様にしてみましょう。
- ナレッジベースを検索してみましょう。FAQにより、お客様をサポートいたします。
- ルネサスの技術スタッフやコミュニティからのヘルプをサポートフォーラムから受けられます。
フィルター
適用されたフィルター
ソフトウェア／ツール
タイプでの検索
プロバイダでの検索
サンプルコード
アプリケーションでの検索
ファンクションでの検索
コンパイラでの検索
IDE に関するフィルタリング
シミュレーションモデル
Partner Solutions
No Results Found.
入力するワードを減らしてみたり、異なるワード、あるいはより一般的なワードを入力してみましょう。
フィルターを適用している場合、フィルターの範囲を見直してみてより広く検索結果が反映される様にしてみましょう。
- ナレッジベースを検索してみましょう。FAQにより、お客様をサポートいたします。
- ルネサスの技術スタッフやコミュニティからのヘルプをサポートフォーラムから受けられます。
ソフトウェア／ツール (2)
No Results Found.
入力するワードを減らしてみたり、異なるワード、あるいはより一般的なワードを入力してみましょう。
フィルターを適用している場合、フィルターの範囲を見直してみてより広く検索結果が反映される様にしてみましょう。
- ナレッジベースを検索してみましょう。FAQにより、お客様をサポートいたします。
- ルネサスの技術スタッフやコミュニティからのヘルプをサポートフォーラムから受けられます。
シミュレーションモデル (1)
No Results Found.
入力するワードを減らしてみたり、異なるワード、あるいはより一般的なワードを入力してみましょう。
フィルターを適用している場合、フィルターの範囲を見直してみてより広く検索結果が反映される様にしてみましょう。
- ナレッジベースを検索してみましょう。FAQにより、お客様をサポートいたします。
- ルネサスの技術スタッフやコミュニティからのヘルプをサポートフォーラムから受けられます。
The RC family consists of PCIe Gen7 clock buffer and multiplexer solutions, providing the industry's smallest and most compact footprint.
Introducing Renesas’ enhanced PCIe clock buffer family. These PCIe Gen5 clock buffers offer fanout and zero-delay operating modes, supporting both legacy systems and the most complex timing trees within a single device. Unlike many existing solutions, whose performance limitations force their use in fanout buffer mode, these clock buffers meet both PCIe Gen5 and prominent CPU-specific phase jitter requirements in all operating modes. The extremely low 50fs rms PCIe Gen5 additive phase jitter enables multi-level cascading within the strict PCIe Gen5 jitter budget. Renesas’ high-performance oscillators and clock generators provide an ideal clock source for the enhanced PCIe clock buffer family.
A detailed overview of IDT's full-featured PCI Express (PCIe) clock and timing solutions. The presentation addresses PCIe Gen 1, Gen 2, Gen 3, and Gen 4 architectures and how IDT's industry-leading solutions provide all the functions, features, and performance required by the application.
Presented by Ron Wade, System Architect at IDT. For more information visit the PCIe clocks page.
The 9ZXL1951D is designed to create clocks for PCI Express Generation 4. This video demonstrates how the reference clock for the 9ZXL1951D does not need to be PCI Express Gen4 compliant. When using the Low Bandwidth mode, the 9ZXL1951D will attenuate jitter so its output clocks still pass PCI Express Gen4, even when the input clock only passes PCI Express Gen3. This is most useful when the clock has spread spectrum modulation because it is very difficult to make a very low noise spreading clock.
A brief overview of how data rates have changed from PCI Express (PCIe) Generation 1, Gen 2, Gen 3, Gen 4 and Gen 5.
Presented by Ron Wade, system architect at IDT.
A brief overview of how clock and timing specifications have changed from PCI Express (PCIe) Generation 1, Gen 2, Gen 3, Gen 4 and Gen 5.
Presented by Ron Wade, system architect at IDT (acquired by Renesas).
A brief overview of the PCI Express common clock (CC) jitter model, and the transfer functions as they relate to the timing PLLs. This model applies to PCI Express (PCIe) Gen 2, Gen 3, Gen 4 and Gen 5. The equations would be slightly different for other PCIe architectures, such as SRIS, SRnS, or data clocked.
Presented by Ron Wade, system architect at IDT (acquired by Renesas). For more information about Renesas's PCIe timing solutions, visit the PCI Express (PCIe) Clocks page.
This video compares PCIe Gen3–7 common clock jitter filters with a typical 12kHz to 20MHz plot to highlight the differences in filtering approaches.
