ルネサス エレクトロニクス株式会社 (Renesas Electronics Corporation)
検索

5P35021

アクティブ
長期製品供給対象

VersaClock® 3Sプログラマブルクロックジェネレータ

ご購入

特長

  • OE端子として、OE、PD#、PPS、DFCの制御機能を設定可能
  • PLL帯域幅設定可能／ジッタピーキング最小化
  • PPS：エンドデバイスのパワーダウン・モード時に電力を節約するプロアクティブ省電力機能
  • PPB：電力・性能バランス機能により、必要な性能に応じた最小限の電力消費を実現
  • DFC：ダイナミック周波数制御機能により、最大4つの差周波数を動的に切り替え可能
  • スペクトラム拡散クロックに対応し、システムEMIの低減を実現
  • I²Cインタフェース
  • 水晶振動子の入力にも対応
  • ソフトウェアツール Timing Commander™ に対応
  • AEC-Q100準拠、グレード2（-40℃〜+105℃）に対応
プログラマブルクロック内の他の製品を探す
5P35021 - Block Diagram
5P35021 - Pinout
VersaClock 3S Low Power Programmable Clock Generators
5P35021 - Block Diagram
5P35021 - Pinout
VersaClock 3S Low Power Programmable Clock Generators

説明

5P35021は、VersaClockプログラマブルクロックジェネレータで、低消費電力、民生、高性能PCI Expressアプリケーション向けに開発されています。 5P35021デバイスは3つのPLLアーキテクチャ設計から成り、各PLLは個別にプログラム可能で、最大5つの周波数出力に対応します。

5P35021は、PPS（Proactive Power Saving）、PPB（Performance-Power Balancing）、ORT（Overshoot Reduction Technology）、超低消費電力DCOなどの独自の機能を内蔵しています。 OTPメモリを内蔵しているため、電源投入の際にプログラミングをせずにデバイスに設定を保存し、その後I²Cインタフェースから再度5P35021をプログラミングすることが可能です。

このデバイスはプログラマブルVCOとPLLソースの選択により、アプリケーションの要件に基づいた電力性能の最適化を可能にします。 また、LVCMOSとLPHCSLに準拠した3つのシングルエンド出力と2組の差動出力をサポートしています。 システムRTCの基準クロックとして、消費電流5μA以下の低消費電力32.768kHzクロックに対応しています。

製品比較

5P35021 5L35021 5L35023 5P35023
Outputs (#) 5 5 7 7
Output Type LP-HCSL, LVCMOS, LVDS, LVPECL LP-HCSL, LVCMOS LP-HCSL, LVCMOS LP-HCSL, LVCMOS, LVDS, LVPECL
Core Voltage (V) 3.3 1.8 1.8 3.3
Output Voltage (V) 1.8, 2.5, 3.3 1.8 1.8 1.8, 2.5, 3.3
Pkg. Dimensions (mm) 3.0 x 3.0 x 1.0 3.0 x 3.0 x 1.0 4.0 x 4.0 x 0.9 4.0 x 4.0 x 0.9

パラメータ

属性 値
App Jitter Compliance PCIe Gen1, PCIe Gen2, PCIe Gen3
Outputs (#) 5
Output Type LVCMOS, LVPECL, LP-HCSL, LVDS
Output Freq Range (MHz) 0.032768 - 500
Input Freq (MHz) 1 - 160
Inputs (#) 1
Input Type Crystal, LVCMOS, LVPECL, LVDS, LP-HCSL
Output Banks (#) 3
Core Voltage (V) 3.3
Output Voltage (V) 1.8, 2.5, 3.3
Phase Jitter Typ RMS (ps) 3
Prog. Interface I2C, OTP
Spread Spectrum Yes

パッケージオプション

Pkg. Type Pkg. Dimensions (mm) Lead Count (#) Pitch (mm)
VFQFPN 3.0 x 3.0 x 1.0 20 0.4

アプリケーション・ブロック図

Video Output Expansion for Surround View & AR-HUD Block Diagram
サラウンドビューとAR HUDのビデオ出力拡張
サラウンドビューとAR HUD用のビデオ出力とAIを統合し、コストと複雑さを軽減します。
Industrial Barcode Scanner Block Diagram
産業用バーコードスキャナ
AIを統合した産業用アプリケーション向けの高速産業用バーコードスキャナのアイデア。
System on Module (SoM) Block Diagram
RZ/G2E搭載SoM用パワー&タイミングソリューション
最適な電源とタイミングツリーを搭載した SoM は、正確なタイミングと効率的な電力分配を保証します。
本デバイスは、ルネサス事業所でのプログラム書き込みが可能です。カスタムプログラムユーティリティをお試しください。

適用されたフィルター

読込中
読込中

This video introduces IDT's VersaClock 3S Programmable Clock Generators, known for their innovative power-saving features and compact design that eliminates multiple timing components. Designed for applications in consumer, industrial, computing, and automotive sectors, these devices offer low power consumption and low jitter scalability, meeting PCI Express® Gen 1/2/3 standards. 

Key features highlighted include Proactive Power Saving, Performance-Power Balancing, Dynamic Frequency Control, and Overshoot Reduction Technology. The video showcases the VersaClock 3S models, including the 5P35023 with multiple outputs and the 5P35021 with a 32.768KHz clock for RTC reference, supported by IDT's Timing Commander software for easy programming.

ニュース＆ブログ

ブログ
2019年2月7日
The Value of Fractional Output Divider PLLs for Infotainment and Dashboard Applications
ニュース
2016年6月1日
IDT、性能・消費電力・柔軟性の最適なバランスを実現する 革新的なVersaClock 3Sクロックジェネレータを発表
読込中 読込中