9FGV0241は、PCIe Gen1-4 アプリケーション向けの2出力超低電力周波数ジェネレータで、Zo=100 Ωの出力終端を内蔵しています。 クロック管理用に2つの出力イネーブルを備え、スペクトラム拡散オフに加えて、2種類のスペクトラム拡散レベルをサポートします。
タイトル | 分類 | 日付 | |
---|---|---|---|
PDF316 KB
|
データシート
|
||
PDF91 KB
|
アプリケーションノート
|
||
PDF1.99 MB
|
アプリケーションノート
|
||
PDF255 KB
|
アプリケーションノート
|
||
PDF307 KB
|
アプリケーションノート
|
||
PDF480 KB
|
アプリケーションノート
|
||
PDF235 KB
|
アプリケーションノート
|
||
PDF1.90 MB
|
アプリケーションノート
|
||
PDF495 KB
|
アプリケーションノート
|
||
PDF442 KB
|
アプリケーションノート
|
||
PDF233 KB
|
アプリケーションノート
|
||
PDF160 KB
|
アプリケーションノート
|
||
PDF120 KB
|
アプリケーションノート
|
||
PDF565 KB
|
アプリケーションノート
|
||
PDF136 KB
|
アプリケーションノート
|
||
PDF321 KB
|
ガイド
|
||
PDF734 KB
|
製品変更通知
|
||
PDF728 KB
|
製品変更通知
|
||
PDF726 KB
|
製品変更通知
|
||
PDF2.97 MB
|
製品変更通知
|
||
PDF5.71 MB
|
製品変更通知
|
||
PDF5.61 MB
|
製品変更通知
|
||
PDF983 KB
|
製品変更通知
|
||
PDF583 KB
|
製品変更通知
|
||
PDF361 KB
|
製品変更通知
|
||
PDF27 KB
|
回路図
|
[製品選択]テーブル内の製品名をクリックするとSamacSysが提供する回路図シンボル、PCBフットプリント、3D CADモデルがご確認いただけます。 お探しのシンボルやモデルが見つからない場合、Webサイトから直接リクエストできます。
IDT’s chief PCIe system architect explains the fundamental difference in reference clock jitter budgets between the first three generations of the specification and those of Gen4 and Gen5 which raise new challenges for designers.