特長
- 超低位相ノイズシンセサイザ:4MHzハイパスフィルタ(HPF)により、12kHzから20MHzまで18fs RMS未満のジッタ
- 独立した同期ドメイン:2つの独立した低位相ノイズ同期ドメイン
- 周波数ドメイン:4つの独立した低位相ノイズ周波数ドメイン
- クロック出力:独立した整数分周器を備えた8つのクロック出力
- LVDS、HCSL(AC-LVPECL)、またはCMLとして設定可能な6つの出力
- LVDS、HCSL(AC-LVPECL)、またはLVCMOSとして設定可能な2つの出力
- 出力周波数範囲
- CML:DCから2.5GHz
- LVDSまたはHCSL:DCから1GHz
- LVCMOS:DCから250MHz
- クロック入力:2つの差動クロック入力を4つのシングルエンド入力として構成可能
- 電源要件
- 1.8V電源で動作
- クロック入力は、デバイスの電源オフ時に1.8Vの入力を許容し、シンク電流は1mA未満
- 入力周波数範囲:CLKIN入力周波数範囲:DC〜1GHz
- タイムシンクTDC:1PPS(1パルス/秒)およびPP2S入力をサポート
- デジタル・フェーズ・ロック・ループ(DPLL)
- ITU-T G.8262 および G.8262.1 に準拠
- 入力-出力間位相変動≤100ps
- デジタル制御発振器(DCO):周波数分解能< 10 ^ -13
- パッケージ:7mm×7mm、64ピンBGA
説明
RC38108は、高性能、小型、低消費電力のジッタ減衰器、多周波数クロックシンセサイザ、およびデジタル制御発振器(DCO)で、4G/5G RFトランシーバや高速SerDesなどの重要なアプリケーション向けに設計されており、ルネサスの高性能FemtoClock™ 3ワイヤレスファミリーに属しています。 RC38108は、超低帯域のインバンド位相ノイズと低スプリアス信号のクロックを生成し、18fs RMS未満のジッターを達成し、112Gbpsおよび224GbpsのSerDesに最適です。 また、CPRI/eCPRIおよびIEEE 1588、同期イーサネット(SyncE)、GPI、GNSSなどの同期方法をサポートし、最大3つの同期ドメインを管理できます。 周波数ドメインは最大4つを備えているため、システムクロックの生成が簡素化され、統合されたLDOは優れたPSRRを提供し、PCBの複雑さを軽減します。 これにより、光フロントエンドDAC/ADCおよびDSPのタイミング、高速SerDesの基準クロック、5Gディストリビューションユニット、PTPベースのクロックの高性能DCOなどのアプリケーションに最適です。
パラメータ
| 属性 | 値 |
|---|---|
| Wireless | 1 |
| Inputs (#) | 4 |
| Input Type | CML, Crystal, HCSL, LVCMOS, LVDS, LVPECL |
| Output Type | HCSL, LVCMOS, LVDS |
| Output Voltage (V) | 1.8 |
| Input Freq (MHz) | - |
| Phase Jitter Typ RMS (ps) | 0.018 |
| Output Freq Range (MHz) | - |
| Core Voltage (V) | 1.8, 3.3 |
| Output Banks (#) | 8 |
パッケージオプション
| Pkg. Type | Pkg. Dimensions (mm) | Lead Count (#) | Pitch (mm) |
|---|---|---|---|
| CABGA | 7.0 x 7.0 x 1.09 | 64 | 0.8 |
アプリケーション
- 光フロントエンドDAC/ADCおよびDSPのタイミング
- 112Gbpsおよび224Gbps SerDesの基準クロック
- 5Gディストリビューションユニット(DU)、スイッチ、およびルーター
- Precision Time Protocol(PTP)ベースのクロック用の高性能DCO