特長
- PCIe Gen5 付加位相ジッター: 6fs RMS
- PCIe Gen6 付加位相ジッター: 4fs RMS
- PCIe Gen7 付加位相ジッター: 2.6fs RMS
- DB2000Q付加位相ジッタ:10fs RMS
- 12kHz〜20MHzの付加位相ジッタ:156.25MHzで33fs RMS
- Power Down Tolerant (PDT)入力
- Flexible Startup Sequencing (FSS)
- CLKIN 信号ロス時のAutomatic Clock Parking (ACP)
- スペクトラム拡散耐性
- CLKINはHCSLまたはLVDS信号レベルに対応しています
- -40 °C 〜 +105 °C、1.8V ± 5% 動作
- ピンまたはSMBusを選択可能:
- 33Ω、85Ω、または100Ωの差動出力インピーダンス
- 出力スルーレート
- 出力振幅 (A001 サフィックス)
- 9つのSMBusアドレスと書き込み保護
説明
RC19108は、以前のPCIe世代(Gen.1~6)と後方互換性がある1.8V 8出力のPCIe Gen7バッファです。 RC19108は、超低付加ジッターと入出力間遅延の低減により設計マージンを高め、より容易で堅牢な設計を実現するためのいくつかの機能を内蔵しています。
パラメータ
| 属性 | 値 |
|---|---|
| Diff. Outputs | 8 |
| Diff. Output Signaling | LP-HCSL |
| Output Freq Range (MHz) | 1 - 400 |
| Diff. Inputs | 1 |
| Power Consumption Typ (mW) | 170 |
| Supply Voltage (V) | 1.8 - 1.8 |
| Output Type | LP-HCSL |
| Battery Backup | No |
| Battery Seal | No |
| CPU Supervisory Function POR | No |
| Crystal Frequency Trimming | No |
| Frequency Out Pin | No |
| Inputs (#) | 1 |
| Input Freq (MHz) | 1 - 400 |
| Additive Phase Jitter Typ RMS (fs) | 33 |
| Function | Fanout Buffer |
| Input Type | LVDS, HCSL |
| Output Banks (#) | 1 |
| Core Voltage (V) | 1.8V, 1.8V |
| Output Voltage (V) | 0.8 |
| Product Category | Clock Buffers & Drivers, PCI Express Clocks |
パッケージオプション
| Pkg. Type | Pkg. Dimensions (mm) | Lead Count (#) | Pitch (mm) |
|---|---|---|---|
| VFQFPN | 5.0 x 5.0 x 0.9 | 40 | 0.4 |
製品比較
| RC19108A | 9DBL0851 | 9ZXL0851E | RC19008 | |
| Core Voltage (V) | 1.8 | 3.3 | 3.3 | 3.3 |
| Output Impedance | 34, 85, 100 | 85 | 85 | 85, 100 |
| App Jitter Compliance | PCIe Gen1, PCIe Gen2, PCIe Gen3, PCIe Gen4, PCIe Gen5, PCIe Gen6, PCIe Gen7 | PCIe Gen1, PCIe Gen2, PCIe Gen3, PCIe Gen4, PCIe Gen5 | 25G EDR, DB2000Q, IF-UPI, PCIe Gen1, PCIe Gen2, PCIe Gen3, PCIe Gen4, PCIe Gen5, QPI, UPI | PCIe Gen1, PCIe Gen2, PCIe Gen3, PCIe Gen4, PCIe Gen5, PCIe Gen6, PCIe Gen7 |
| VOUT Slew-rate Control | Yes | No | No | Yes |
| Additive Jitter | 4fs | 13fs | - | 4fs |
| VOUT Amplitude Control | Yes | No | No | No |
アプリケーション
- クラウド/ハイパフォーマンスコンピューティング
- nVMEストレージ
- ネットワーク
- アクセラレータ
| 型名 | 状態 | サンプル | 長期供給 | 在庫 | パッケージ | Lead Count (#) | Carrier Type | Moisture Sensitivity Level (MSL) | Qty. per Reel (#) | Qty. per Carrier (#) | Pb (Lead) Free | Pb Free Category | Temp. Range (°C) |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| RC19108A001GND#BB0 | Active | Available | 2040 Apr | 在庫あり | VFQFPN | 40# | Tray | 1 | 0 | 490# | Yes | e3 Sn | -40 to 105°C |
| RC19108A001GND#KB0 | Active | N/A | 2040 Apr | 在庫切れ | VFQFPN | 40# | Reel | 1 | 2500# | 0 | Yes | e3 Sn | -40 to 105°C |
| RC19108AGND#BB0 | Active | Available | 2040 Apr | 在庫あり | VFQFPN | 40# | Tray | 1 | 0 | 490# | Yes | e3 Sn | -40 to 105°C |
| RC19108AGND#KB0 | Active | N/A | 2040 Apr | 在庫切れ | VFQFPN | 40# | Reel | 1 | 2500# | 0 | Yes | e3 Sn | -40 to 105°C |
- アプリケーションノート英語PDF 2.66 MB R31AN0080EU0102 Rev.1.02 2026年6月02日AI生成コンテンツ: Layout recommendations focus on PCIe Buffer/Mux devices across several families, emphasizing optimal PCB layer stack-up, trace sizing, and signal routing. Key points include using microstrip impedance calculations and tools like Polar Instruments for trace design, following common layout rules such as avoiding right-angle bends, and ensuring proper power supply, clocking, EMI-EMC, and thermal layouts. The document provides detailed guidance on signal integrity, current return paths, crosstalk reduction, and EPAD thermal management to enhance PCIe timing device performance.
- アプリケーションノート英語PDF 431 KB 7WDXRDKU4E7E-5-59216 2023年12月06日
- ホワイトペーパー英語PDF 1.35 MB 7WDXRDKU4E7E-6-61930 2020年8月05日As PCIe data rates increase and jitter budgets tighten, accurately measuring reference clock jitter becomes more challenging. This paper examines how intrinsic jitter in test setups impacts measurement accuracy and compares results from Phase Noise Analyzers and digital sampling oscilloscopes. It also explores methods to isolate and correct for intrinsic jitter using noiseless PCIe Gen5 clock sources and real-world components such as fan-out buffers and clock generators.
- アプリケーションノート英語PDF 495 KB 7WDXRDKU4E7E-5-57312 2014年5月12日
- アプリケーションノート英語PDF 442 KB 7WDXRDKU4E7E-5-57298 2014年5月08日
- アプリケーションノート英語PDF 160 KB 7WDXRDKU4E7E-5-57287 2014年5月06日
- アプリケーションノート英語PDF 1.99 MB 7WDXRDKU4E7E-5-57242 2022年3月01日
推奨ドキュメント (1)
データシート (1)
No Results Found.
入力するワードを減らしてみたり、異なるワード、あるいはより一般的なワードを入力してみましょう。
フィルターを適用している場合、フィルターの範囲を見直してみてより広く検索結果が反映される様にしてみましょう。
- ナレッジベースを検索してみましょう。FAQにより、お客様をサポートいたします。
- ルネサスの技術スタッフやコミュニティからのヘルプをサポートフォーラムから受けられます。
- アプリケーションノート英語PDF 2.66 MB R31AN0080EU0102 Rev.1.02 2026年6月02日AI生成コンテンツ: Layout recommendations focus on PCIe Buffer/Mux devices across several families, emphasizing optimal PCB layer stack-up, trace sizing, and signal routing. Key points include using microstrip impedance calculations and tools like Polar Instruments for trace design, following common layout rules such as avoiding right-angle bends, and ensuring proper power supply, clocking, EMI-EMC, and thermal layouts. The document provides detailed guidance on signal integrity, current return paths, crosstalk reduction, and EPAD thermal management to enhance PCIe timing device performance.
- アプリケーションノート英語PDF 431 KB 7WDXRDKU4E7E-5-59216 2023年12月06日
- アプリケーションノート英語PDF 1.99 MB 7WDXRDKU4E7E-5-57242 2022年3月01日
- ホワイトペーパー英語PDF 1.35 MB 7WDXRDKU4E7E-6-61930 2020年8月05日As PCIe data rates increase and jitter budgets tighten, accurately measuring reference clock jitter becomes more challenging. This paper examines how intrinsic jitter in test setups impacts measurement accuracy and compares results from Phase Noise Analyzers and digital sampling oscilloscopes. It also explores methods to isolate and correct for intrinsic jitter using noiseless PCIe Gen5 clock sources and real-world components such as fan-out buffers and clock generators.もっと見る (10)
アプリケーションノート、ホワイトペーパー (10)
No Results Found.
入力するワードを減らしてみたり、異なるワード、あるいはより一般的なワードを入力してみましょう。
フィルターを適用している場合、フィルターの範囲を見直してみてより広く検索結果が反映される様にしてみましょう。
- ナレッジベースを検索してみましょう。FAQにより、お客様をサポートいたします。
- ルネサスの技術スタッフやコミュニティからのヘルプをサポートフォーラムから受けられます。
No Results Found.
入力するワードを減らしてみたり、異なるワード、あるいはより一般的なワードを入力してみましょう。
フィルターを適用している場合、フィルターの範囲を見直してみてより広く検索結果が反映される様にしてみましょう。
- ナレッジベースを検索してみましょう。FAQにより、お客様をサポートいたします。
- ルネサスの技術スタッフやコミュニティからのヘルプをサポートフォーラムから受けられます。
No Results Found.
入力するワードを減らしてみたり、異なるワード、あるいはより一般的なワードを入力してみましょう。
フィルターを適用している場合、フィルターの範囲を見直してみてより広く検索結果が反映される様にしてみましょう。
- ナレッジベースを検索してみましょう。FAQにより、お客様をサポートいたします。
- ルネサスの技術スタッフやコミュニティからのヘルプをサポートフォーラムから受けられます。
図、設計ファイル (1)
No Results Found.
入力するワードを減らしてみたり、異なるワード、あるいはより一般的なワードを入力してみましょう。
フィルターを適用している場合、フィルターの範囲を見直してみてより広く検索結果が反映される様にしてみましょう。
- ナレッジベースを検索してみましょう。FAQにより、お客様をサポートいたします。
- ルネサスの技術スタッフやコミュニティからのヘルプをサポートフォーラムから受けられます。
No Results Found.
入力するワードを減らしてみたり、異なるワード、あるいはより一般的なワードを入力してみましょう。
フィルターを適用している場合、フィルターの範囲を見直してみてより広く検索結果が反映される様にしてみましょう。
- ナレッジベースを検索してみましょう。FAQにより、お客様をサポートいたします。
- ルネサスの技術スタッフやコミュニティからのヘルプをサポートフォーラムから受けられます。
No Results Found.
入力するワードを減らしてみたり、異なるワード、あるいはより一般的なワードを入力してみましょう。
フィルターを適用している場合、フィルターの範囲を見直してみてより広く検索結果が反映される様にしてみましょう。
- ナレッジベースを検索してみましょう。FAQにより、お客様をサポートいたします。
- ルネサスの技術スタッフやコミュニティからのヘルプをサポートフォーラムから受けられます。
マーケティング資料 (1)
No Results Found.
入力するワードを減らしてみたり、異なるワード、あるいはより一般的なワードを入力してみましょう。
フィルターを適用している場合、フィルターの範囲を見直してみてより広く検索結果が反映される様にしてみましょう。
- ナレッジベースを検索してみましょう。FAQにより、お客様をサポートいたします。
- ルネサスの技術スタッフやコミュニティからのヘルプをサポートフォーラムから受けられます。
No Results Found.
入力するワードを減らしてみたり、異なるワード、あるいはより一般的なワードを入力してみましょう。
フィルターを適用している場合、フィルターの範囲を見直してみてより広く検索結果が反映される様にしてみましょう。
- ナレッジベースを検索してみましょう。FAQにより、お客様をサポートいたします。
- ルネサスの技術スタッフやコミュニティからのヘルプをサポートフォーラムから受けられます。
フィルター
適用されたフィルター
ソフトウェア／ツール
タイプでの検索
プロバイダでの検索
サンプルコード
アプリケーションでの検索
ファンクションでの検索
コンパイラでの検索
IDE に関するフィルタリング
シミュレーションモデル
Partner Solutions
- ソフトウェアパッケージ日本語Renesas IC Toolbox（RICBox）ソフトウェアプラットフォームは、ソフトウェアを実行するコンピュータに接続することで、評価キット上のルネサスデバイスをお客様が設定することを可能にします。
No Results Found.
入力するワードを減らしてみたり、異なるワード、あるいはより一般的なワードを入力してみましょう。
フィルターを適用している場合、フィルターの範囲を見直してみてより広く検索結果が反映される様にしてみましょう。
- ナレッジベースを検索してみましょう。FAQにより、お客様をサポートいたします。
- ルネサスの技術スタッフやコミュニティからのヘルプをサポートフォーラムから受けられます。
- ソフトウェアパッケージ日本語Renesas IC Toolbox（RICBox）ソフトウェアプラットフォームは、ソフトウェアを実行するコンピュータに接続することで、評価キット上のルネサスデバイスをお客様が設定することを可能にします。
ソフトウェア／ツール (2)
No Results Found.
入力するワードを減らしてみたり、異なるワード、あるいはより一般的なワードを入力してみましょう。
フィルターを適用している場合、フィルターの範囲を見直してみてより広く検索結果が反映される様にしてみましょう。
- ナレッジベースを検索してみましょう。FAQにより、お客様をサポートいたします。
- ルネサスの技術スタッフやコミュニティからのヘルプをサポートフォーラムから受けられます。
シミュレーションモデル (2)
No Results Found.
入力するワードを減らしてみたり、異なるワード、あるいはより一般的なワードを入力してみましょう。
フィルターを適用している場合、フィルターの範囲を見直してみてより広く検索結果が反映される様にしてみましょう。
- ナレッジベースを検索してみましょう。FAQにより、お客様をサポートいたします。
- ルネサスの技術スタッフやコミュニティからのヘルプをサポートフォーラムから受けられます。
The RC family consists of PCIe Gen7 clock buffer and multiplexer solutions, providing the industry's smallest and most compact footprint.
Introducing Renesas’ enhanced PCIe clock buffer family. These PCIe Gen5 clock buffers offer fanout and zero-delay operating modes, supporting both legacy systems and the most complex timing trees within a single device. Unlike many existing solutions, whose performance limitations force their use in fanout buffer mode, these clock buffers meet both PCIe Gen5 and prominent CPU-specific phase jitter requirements in all operating modes. The extremely low 50fs rms PCIe Gen5 additive phase jitter enables multi-level cascading within the strict PCIe Gen5 jitter budget. Renesas’ high-performance oscillators and clock generators provide an ideal clock source for the enhanced PCIe clock buffer family.
A detailed overview of IDT's full-featured PCI Express (PCIe) clock and timing solutions. The presentation addresses PCIe Gen 1, Gen 2, Gen 3, and Gen 4 architectures and how IDT's industry-leading solutions provide all the functions, features, and performance required by the application.
Presented by Ron Wade, System Architect at IDT. For more information visit the PCIe clocks page.
The 9ZXL1951D is designed to create clocks for PCI Express Generation 4. This video demonstrates how the reference clock for the 9ZXL1951D does not need to be PCI Express Gen4 compliant. When using the Low Bandwidth mode, the 9ZXL1951D will attenuate jitter so its output clocks still pass PCI Express Gen4, even when the input clock only passes PCI Express Gen3. This is most useful when the clock has spread spectrum modulation because it is very difficult to make a very low noise spreading clock.
A brief overview of how data rates have changed from PCI Express (PCIe) Generation 1, Gen 2, Gen 3, Gen 4 and Gen 5.
Presented by Ron Wade, system architect at IDT.
A brief overview of how clock and timing specifications have changed from PCI Express (PCIe) Generation 1, Gen 2, Gen 3, Gen 4 and Gen 5.
Presented by Ron Wade, system architect at IDT (acquired by Renesas).
A brief overview of the PCI Express common clock (CC) jitter model, and the transfer functions as they relate to the timing PLLs. This model applies to PCI Express (PCIe) Gen 2, Gen 3, Gen 4 and Gen 5. The equations would be slightly different for other PCIe architectures, such as SRIS, SRnS, or data clocked.
Presented by Ron Wade, system architect at IDT (acquired by Renesas). For more information about Renesas's PCIe timing solutions, visit the PCI Express (PCIe) Clocks page.
This video compares PCIe Gen3–7 common clock jitter filters with a typical 12kHz to 20MHz plot to highlight the differences in filtering approaches.
