概要
説明
このRC32312A-EVK評価キットは、RC32312A FemtoClock™ 3ジッタ減衰器およびクロックジェネレータの評価に使用します。 RC32312Aは、デジタルPLL（DPLL）またはデジタル制御発振器（DCO）として構成可能な独立したタイミングチャネルを1つ備えており、それぞれ外部基準入力にロックするか、フリーラン水晶振動子または発振器にロックする、最大4つの独立した周波数領域を持ちます。 DPLLチャンネルは同期イーサネットクロックの要件を満たし、ジッタ減衰や周波数変換に使用できます。 DCOは希望の周波数を合成するようにプログラムでき、外部ソフトウェアによって1.11e-13の分解能で制御できます。 DPLLは4kHz～1GHzのほぼすべての周波数にロックでき、DPLLとDCOは4kHz～1GHzのほぼすべての周波数を生成できます。ジッタ減衰器モードでは12kHz～20MHzのジッタは65fs RMS以下、クロックジェネレータモードでは12kHz～20MHzのジッタは55fs RMS以下です。
特長
- ４つの差動クロック入力
- 12の差動クロック出力
- オンボードEEPROMはスタートアップ設定データを保存
- XIN端子は、実験室の信号発生器またはOCXO/TCXO/XOコンポーネントとボードを使用することができます。
- 実験室用電源コネクタ
- USB-C電源
- 設定およびレジスタ読み出し用シリアルポート
アプリケーション
|
1600G固定フォームファクタスイッチ
コスト効率の高いスタッカブルスイッチにより、正確なタイミングと柔軟性を実現し、ネットワーク効率を向上させます。
|
その他アプリケーション
- 800Gbps SerDesイーサネットアプリケーション用
- 10/25/40/100/200/400/800GbpsイーサネットPHYまたはスイッチ用ジッタ減衰器
- 同期イーサネット（SyncE）機器
- データセンターのトップオブラック（ToR）とリーフスイッチ
- イーサネットスイッチとルータ
- 医用画像システム
- テストと測定機器
ドキュメント
ピックアップ
ログイン後、ご登録が可能となります。
|
|
|
|
|---|---|---|
| 分類 | タイトル | 日時 |
| マニュアル－ハードウェア | PDF 1.75 MB | |
| アプリケーションノート |
PDF
1.13 MB
AI生成コンテンツ:
The document explains how to program external I2C serial EEPROMs for FemtoClock3 (FC3) and FemtoClock3 Wireless (FC3W) devices, detailing hardware connections, EEPROM addressing, and configuration loading processes. It covers the EEPROM payload sizes (4kB for FC3 and 2kB for FC3W), I2C speeds supported (100kHz, 400kHz, 1MHz), and the timing calculation for EEPROM startup and calibration. The hardware setup sections describe evaluation board schematics, EEPROM pin configurations, address selection via jumpers, and write-protect control. It also discusses managing I2C bus mastership during EEPROM loading and provides guidance on using GUI tools and recommended EEPROM vendors.
|
|
| アプリケーションノート | PDF 576 KB | |
| アプリケーションノート |
PDF
836 KB
AI生成コンテンツ:
The document explains how to optimize FemtoClock 3 (FC3) and FemtoClock 3 Wireless (FC3W) devices for low phase noise and minimal crosstalk. It covers XTAL frequency selection guidelines, emphasizing higher XTAL frequencies for better phase noise and specific frequency relationships depending on Synth or JA mode. Output selection advice prioritizes outputs with fewer circuit stages for improved phase noise. Fractional Output Dividers (FOD) usage is detailed, recommending fractional divide ratios between 0.2 and 0.8 to avoid spurs. The document also includes block diagrams and examples of device configurations.
|
|
| アプリケーションノート |
PDF
804 KB
AI生成コンテンツ:
The FemtoClock 3 (FC3) device provides low phase noise, low jitter clock signals optimized for the Broadcom Tomahawk 5 (TH5) Ethernet switch. It meets the stringent jitter requirement of less than 90fs RMS (12kHz to 20MHz with 4MHz HPF) at 312.5MHz, delivering approximately 25fs jitter after filtering. The FC3 supports the TH5’s differential voltage swing requirement of 800mVpp to 1400mVpp by adjusting HCSL driver current and using a 75Ω external termination. It also accommodates the TH5’s power-up and reset timing with output enable/disable control to prevent damage. The reference design includes termination schemes and measured amplitude performance. Revision history notes the initial release dated December 19, 2023.
|
|
5件
|
||
設計・開発
ソフトウェア／ツール
ソフトウェア／ツール
| Software title
|
Software type
|
会社名
|
|---|---|---|
| Renesas IC Toolbox (RICBox) Renesas IC Toolbox（RICBox）ソフトウェアプラットフォームは、ソフトウェアを実行するコンピュータに接続することで、評価キット上のルネサスデバイスをお客様が設定することを可能にします。
|
Software Package | ルネサス |
1件
|
||
製品選択
| 型名 | 状態 | 在庫 | Sampleable | Pb (Lead) Free | ECCN (US) | HTS (US) |
|---|---|---|---|---|---|---|
| RC32312A-EVK | Active | 在庫あり | Available | No | EAR99 | 8473.30.1180 |
ビデオ&トレーニング
Introducing the industry's lowest jitter 25fs RMS clock generator and jitter attenuator.
