メインコンテンツに移動

特長

  • コアパワー100mW未満(3.3V時)
  • RMS位相ジッタ0.5ps未満 (標準値)
  • PCIe® Gen 1-4、USB 3.0、1/10 GbEのクロック要件に対応
  • 水晶振動器(8MHz~40MHz)および外部クロック入力(1MHz~350MHz)の両方に対応
  • 4組のユニバーサル出力:LVPECL、LVDS、HCSL、または8つのLVCMOS出力
  • 4つの独立した周波数、0.001MHz~350MHzの出力範囲
  • 基準出力
  • 1.8V/2.5V/3.3Vのコア電圧と出力電圧
  • 2つのプログラマブルI²Cアドレスにより、同じシステムで複数のデバイスを使用可能
  • OTP不揮発性メモリに最大4種類の構成セットを保存可能
  • Renesas IC Toolbox (RICBox)ソフトウェアツールによる対応
  • オンラインフォーム送信による迅速なサンプリングとカスタマイズプロセス
  • 4mm x 4mm 24-VFQFPNウェッタブル・フランクパッケージ
  • AEC-Q100 認定
  • 動作温度範囲 -40°C~+105°C

説明

5P49V60は、VersaClock® 6Eプログラマブルクロックジェネレータファミリの製品です。 5P49V60はインフォテインメント、ダッシュボード、ビデオ処理、車載ネットワークなどの車載アプリケーションや、PCI-ExpressやUSB 3をベースとしたアプリケーションを対象としています。 リファレンスクロックは、2つの冗長クロック入力のうち1つから供給することができます。 また、グリッチレスのマニュアル切替機能により、通常動作時には冗長クロックのうち1つを選択することができます。
 
コンフィギュレーションは、オンチップOTP(One-Time Programmable)メモリに保存され、I²Cインタフェースを使って変更することができます。
 

パラメータ

属性
App Jitter Compliance PCIe Gen1, PCIe Gen2, PCIe Gen3, PCIe Gen4, PCIe Gen5
Outputs (#) 5
Output Type LVCMOS, LVPECL, HCSL, LVDS
Output Freq Range (MHz) 1 - 350
Input Freq (MHz) 1 - 350
Inputs (#) 2
Input Type Crystal, LVCMOS, LVPECL, LVDS, HCSL
Output Banks (#) 4
Core Voltage (V) 1.8, 2.5, 3.3
Output Voltage (V) 1.8, 2.5, 3.3
Phase Jitter Typ RMS (ps) 0.5
Prog. Interface I2C, OTP
Spread Spectrum Yes

パッケージオプション

Pkg. Type Pkg. Dimensions (mm) Lead Count (#) Pitch (mm)
VFQFPN 4.0 x 4.0 x 0.9 24 0.5

アプリケーション・ブロック図

Connected Android Cluster Block Diagram
コネクテッドAndroidベースの車両インストルメントクラスタ
ワイヤレス接続とリアルタイムディスプレイを備えたAndroidベースの自動車コックピット。
Communication Gateway and Integrated DVR/DMS System Solution Block Diagram
通信ゲートウェイおよび統合DVR/DMSシステム
CoGWとDVR/DMSビデオ処理を統合した統合車載ゲートウェイ。
Full Digital Cluster Solution with AHL Block Diagram
4チャンネルAHLとサラウンドビューを備えた費用対効果の高いデジタルクラスタ
デジタルクラスタは、AHLと効率的なPMICにより情報を一元化し、コストを削減することで安全性を高めます。
Automotive Cockpit Solution with Haptics Block Diagram
ハプティクスを備えた自動車コックピットシステム
次世代の触覚、BroadLEDドライバ、PMICを備えた高度なコックピットシステム。
Tire Pressure Monitoring System Block Diagram
タイヤ空気圧監視システム
PMICを内蔵した低電力Bluetooth LE TPMS設計により、コスト、サイズ、開発時間を短縮します。
Parking Assistance System with AHL Camera Block Diagram
AHL搭載駐車支援システム
HDアナログリンクを備えた車載用パーキングカメラシステムは、ケーブル配線コストを削減し、遅延をゼロに保ちます。
Connected Gateway for Future E/E Architecture Block Diagram
未来のE/Eアーキテクチャのためのコネクテッドゲートウェイ
ルネサスは、R-Car SoC、MCU、リアルタイムタスク、コネクティビティサポートにより、先進的なE/Eビークルアーキテクチャを実現します。
ADAS Front Camera Solution Block Diagram
ADASフロントカメラシステム
NCAP対応機能と高効率のディープラーニング性能を備えたスケーラブルなADASフロントカメラシステム。
High-End Cockpit & Infotainment Solution Block Diagram
ハイエンドコックピット&インフォテインメントソリューション

適用されたフィルター

The VersaClock® 6E programmable clock generator devices offer a combination of low power, flexibility and performance for a wide range of applications. These features make it ideal for simplifying system design by replacing multiple discrete timing components and reducing bill of materials (BOM). The VersaClock 6E supports operating voltages from 1.8 to 3.3 V, differential (LVPECL/HCSL/LVDS/LP-HCSL) and LVCMOS output types, and fractional dividers to accurately generate virtually any frequency. Products satisfy system requirements from oscillator replacement to PCIe® Gen 1/2/3 and to communications applications, while consuming very little power.

For more information about VersaClock 6E, visit the VersaClock Programmable Clocks page.