特長
- Additive PCIe Gen 6 CC jitter < 18fs RMS (Fanout mode)
- PCIe Gen6 CC jitter < 100fs RMS (High-BW Zero-Delay Buffer (ZDB) mode)
- 6 Low Power HCSL (LP-HCSL) outputs eliminate 4 resistors per output pair
- Direct connection to 85Ω transmission lines
- Dedicated OE# pin for each output
- Spread spectrum tolerant
- Pin or SMBus configuration
- 3 selectable SMBus addresses
- SMBus interface not required for device operation
- Easy AC coupling to other logic families, see application note AN-891.
- Space-saving 40-pin 5mm × 5mm VFQFPN
説明
The 9DBL0651 6-output 3.3V PCIe zero-delay/fanout buffer supports PCIe Gen 1 through Gen 6 and both Common and Independent Reference Clock architectures.
For information regarding evaluation boards and material, please contact your local sales representative.
パラメータ
| 属性 | 値 |
|---|---|
| Diff. Outputs | 6 |
| Diff. Output Signaling | LP-HCSL |
| Output Freq Range (MHz) | 1 - 200 |
| Diff. Inputs | 1 |
| Diff. Input Signaling | HCSL |
| Accepts Spread Spec Input | Yes |
| Power Consumption Typ (mW) | 149 |
| Supply Voltage (V) | 3.3 - 3.3 |
| Output Type | LP-HCSL |
| Diff. Termination Resistors | 0 |
| Package Area (mm²) | 25 |
| Battery Backup | No |
| Battery Seal | No |
| CPU Supervisory Function POR | No |
| Crystal Frequency Trimming | No |
| Frequency Out Pin | No |
| Inputs (#) | 1 |
| Input Freq (MHz) | 1 - 200 |
| Additive Phase Jitter Typ RMS (fs) | 300 |
| Function | Zero Delay Buffer |
| Input Type | HCSL |
| Output Banks (#) | 1 |
| Core Voltage (V) | 3.3 |
| Output Voltage (V) | 0.8 |
| Product Category | PCI Express Clocks |
パッケージオプション
| Pkg. Type | Pkg. Dimensions (mm) | Lead Count (#) | Pitch (mm) |
|---|---|---|---|
| VFQFPN | 5.0 x 5.0 x 0.9 | 40 | 0.4 |
| Part Number | Status | Samples | Longevity | Stock | Package | Budgetary Price (USD) | Lead Count (#) | Carrier Type | Moisture Sensitivity Level (MSL) | App Jitter Compliance | Qty. per Reel (#) | Qty. per Carrier (#) | Pb (Lead) Free | Pb Free Category | Temp. Range (°C) | Country of Assembly | Country of Wafer Fabrication |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 9DBL0651CKILF | Active | Available | 2040 Apr | In Stock | VFQFPN | 1ku | $1.5 | 40# | Tray | 3 | PCIe Gen1, PCIe Gen2, PCIe Gen3, PCIe Gen4, PCIe Gen5, PCIe Gen6 | 0 | 490# | Yes | e3 Sn | -40 to 85°C | TAIWAN | TAIWAN |
| 9DBL0651CKILFT | Active | N/A | 2040 Apr | Out of Stock | VFQFPN | 1ku | $1.5 | 40# | Reel | 3 | PCIe Gen1, PCIe Gen2, PCIe Gen3, PCIe Gen4, PCIe Gen5, PCIe Gen6 | 2500# | 0 | Yes | e3 Sn | -40 to 85°C | TAIWAN | TAIWAN |
| 9DBL0651BKILF | Obsolete | N/A | Out of Stock | VFQFPN | 40# | Tray | 3 | PCIe Gen1, PCIe Gen2, PCIe Gen3, PCIe Gen4, PCIe Gen5 | 0 | 490# | Yes | e3 Sn | -40 to 85°C | ||||
| 9DBL0651BKILFT | Obsolete | N/A | Out of Stock | VFQFPN | 40# | Reel | 3 | PCIe Gen1, PCIe Gen2, PCIe Gen3, PCIe Gen4, PCIe Gen5 | 2500# | 0 | Yes | e3 Sn | -40 to 85°C |
- データシート英語PDF 570 KB R31DS0116EU0105 Rev.1.05 2025年11月05日
- アプリケーションノート英語PDF 431 KB 7WDXRDKU4E7E-5-59216 2023年12月06日
- 製品アドバイザリ英語PDF 171 KB 2022年12月20日
- アプリケーションノート英語PDF 1.9 MB 7WDXRDKU4E7E-5-57315 2014年5月13日
- アプリケーションノート英語PDF 495 KB 7WDXRDKU4E7E-5-57312 2014年5月12日
- アプリケーションノート英語PDF 442 KB 7WDXRDKU4E7E-5-57298 2014年5月08日
- アプリケーションノート英語PDF 120 KB 7WDXRDKU4E7E-5-57289 2014年5月06日
- アプリケーションノート英語PDF 160 KB 7WDXRDKU4E7E-5-57287 2014年5月06日
- データシート英語PDF 570 KB R31DS0116EU0105 Rev.1.05 2025年11月05日
推奨ドキュメント (2)
- データシート英語PDF 570 KB R31DS0116EU0105 Rev.1.05 2025年11月05日
データシート (2)
マニュアル、ガイド (1)
- アプリケーションノート英語PDF 431 KB 7WDXRDKU4E7E-5-59216 2023年12月06日
- アプリケーションノート英語PDF 1.99 MB 7WDXRDKU4E7E-5-57242 2022年3月01日
アプリケーションノート、ホワイトペーパー (13)
- 製品アドバイザリ英語PDF 171 KB 2022年12月20日
製品通知（PCN、EOLなど） (4)
No Results Found.
入力するワードを減らしてみたり、異なるワード、あるいはより一般的なワードを入力してみましょう。
フィルターを適用している場合、フィルターの範囲を見直してみてより広く検索結果が反映される様にしてみましょう。
- ナレッジベースを検索してみましょう。FAQにより、お客様をサポートいたします。
- ルネサスの技術スタッフやコミュニティからのヘルプをサポートフォーラムから受けられます。
No Results Found.
入力するワードを減らしてみたり、異なるワード、あるいはより一般的なワードを入力してみましょう。
フィルターを適用している場合、フィルターの範囲を見直してみてより広く検索結果が反映される様にしてみましょう。
- ナレッジベースを検索してみましょう。FAQにより、お客様をサポートいたします。
- ルネサスの技術スタッフやコミュニティからのヘルプをサポートフォーラムから受けられます。
図、設計ファイル (1)
No Results Found.
入力するワードを減らしてみたり、異なるワード、あるいはより一般的なワードを入力してみましょう。
フィルターを適用している場合、フィルターの範囲を見直してみてより広く検索結果が反映される様にしてみましょう。
- ナレッジベースを検索してみましょう。FAQにより、お客様をサポートいたします。
- ルネサスの技術スタッフやコミュニティからのヘルプをサポートフォーラムから受けられます。
No Results Found.
入力するワードを減らしてみたり、異なるワード、あるいはより一般的なワードを入力してみましょう。
フィルターを適用している場合、フィルターの範囲を見直してみてより広く検索結果が反映される様にしてみましょう。
- ナレッジベースを検索してみましょう。FAQにより、お客様をサポートいたします。
- ルネサスの技術スタッフやコミュニティからのヘルプをサポートフォーラムから受けられます。
No Results Found.
入力するワードを減らしてみたり、異なるワード、あるいはより一般的なワードを入力してみましょう。
フィルターを適用している場合、フィルターの範囲を見直してみてより広く検索結果が反映される様にしてみましょう。
- ナレッジベースを検索してみましょう。FAQにより、お客様をサポートいたします。
- ルネサスの技術スタッフやコミュニティからのヘルプをサポートフォーラムから受けられます。
マーケティング資料 (1)
No Results Found.
入力するワードを減らしてみたり、異なるワード、あるいはより一般的なワードを入力してみましょう。
フィルターを適用している場合、フィルターの範囲を見直してみてより広く検索結果が反映される様にしてみましょう。
- ナレッジベースを検索してみましょう。FAQにより、お客様をサポートいたします。
- ルネサスの技術スタッフやコミュニティからのヘルプをサポートフォーラムから受けられます。
No Results Found.
入力するワードを減らしてみたり、異なるワード、あるいはより一般的なワードを入力してみましょう。
フィルターを適用している場合、フィルターの範囲を見直してみてより広く検索結果が反映される様にしてみましょう。
- ナレッジベースを検索してみましょう。FAQにより、お客様をサポートいたします。
- ルネサスの技術スタッフやコミュニティからのヘルプをサポートフォーラムから受けられます。
No Results Found.
入力するワードを減らしてみたり、異なるワード、あるいはより一般的なワードを入力してみましょう。
フィルターを適用している場合、フィルターの範囲を見直してみてより広く検索結果が反映される様にしてみましょう。
- ナレッジベースを検索してみましょう。FAQにより、お客様をサポートいたします。
- ルネサスの技術スタッフやコミュニティからのヘルプをサポートフォーラムから受けられます。
フィルター
適用されたフィルター
ソフトウェア／ツール
タイプでの検索
プロバイダでの検索
サンプルコード
アプリケーションでの検索
ファンクションでの検索
コンパイラでの検索
IDE に関するフィルタリング
シミュレーションモデル
Partner Solutions
No Results Found.
入力するワードを減らしてみたり、異なるワード、あるいはより一般的なワードを入力してみましょう。
フィルターを適用している場合、フィルターの範囲を見直してみてより広く検索結果が反映される様にしてみましょう。
- ナレッジベースを検索してみましょう。FAQにより、お客様をサポートいたします。
- ルネサスの技術スタッフやコミュニティからのヘルプをサポートフォーラムから受けられます。
ソフトウェア／ツール (1)
No Results Found.
入力するワードを減らしてみたり、異なるワード、あるいはより一般的なワードを入力してみましょう。
フィルターを適用している場合、フィルターの範囲を見直してみてより広く検索結果が反映される様にしてみましょう。
- ナレッジベースを検索してみましょう。FAQにより、お客様をサポートいたします。
- ルネサスの技術スタッフやコミュニティからのヘルプをサポートフォーラムから受けられます。
シミュレーションモデル (2)
No Results Found.
入力するワードを減らしてみたり、異なるワード、あるいはより一般的なワードを入力してみましょう。
フィルターを適用している場合、フィルターの範囲を見直してみてより広く検索結果が反映される様にしてみましょう。
- ナレッジベースを検索してみましょう。FAQにより、お客様をサポートいたします。
- ルネサスの技術スタッフやコミュニティからのヘルプをサポートフォーラムから受けられます。
A detailed overview of IDT's full-featured PCI Express (PCIe) clock and timing solutions. The presentation addresses PCIe Gen 1, Gen 2, Gen 3, and Gen 4 architectures and how IDT's industry-leading solutions provide all the functions, features, and performance required by the application.
Presented by Ron Wade, System Architect at IDT. For more information visit the PCIe clocks page.
This is the first video in our PCIe series. In this video, we define PCIe architectures, focusing on common and separate clock architectures. Watch the rest of the video series below where Ron will cover the impact of different timing architectures.
In this episode, Ron Wade from IDT (acquired by Renesas) explains PCIe common clocking and its impact on timing solutions. Learn about using a single clock source, fan-out buffers, and the considerations for spread spectrum and non-spread spectrum clocking in PCIe systems.
In this video, we explore PCIe with separate reference clocks and the effects of clock selection. Learn how separate reference clocks work and their impact on system performance and stability.
This video provides a high-level overview of Separate Reference Clock with Independent Spread (SRIS) architectures for PCI Express systems, additional performance requirements that this clocking architecture imposes on the reference clocks, and some system implications encountered trying to implement the architecture.
An overview of IDT's full-featured PCI Express (PCIe) clock zero-delay buffers and fanout buffers addressing PCIe Gen 1, Gen 2, Gen 3, and Gen 4.
Presented by Ron Wade, System Architect at IDT.
An overview of PCI Express applications and how IDT's industry-leading portfolio of PCIe clock products addresses the requirements. The video briefly discusses PCIe riser cards, embedded SOC, and PCIe storage (NVME) examples.
Presented by Ron Wade, System Architect at IDT.
A brief overview of how data rates have changed from PCI Express (PCIe) Generation 1, Gen 2, Gen 3, Gen 4 and Gen 5.
Presented by Ron Wade, system architect at IDT.
A brief overview of how clock and timing specifications have changed from PCI Express (PCIe) Generation 1, Gen 2, Gen 3, Gen 4 and Gen 5.
Presented by Ron Wade, system architect at IDT (acquired by Renesas).
A brief overview of the PCI Express common clock (CC) jitter model, and the transfer functions as they relate to the timing PLLs. This model applies to PCI Express (PCIe) Gen 2, Gen 3, Gen 4 and Gen 5. The equations would be slightly different for other PCIe architectures, such as SRIS, SRnS, or data clocked.
Presented by Ron Wade, system architect at IDT (acquired by Renesas). For more information about Renesas's PCIe timing solutions, visit the PCI Express (PCIe) Clocks page.
