The 74FCT38075S is a low skew, single input to five output, LVCMOS clock buffer. The 74FCT38075S has best in class additive phase Jitter of sub 50 fsec.

特長

  • Extremely low RMS Additive Phase Jitter: 50 fs
  • Low output skew: 50 ps
  • Packaged in 8-pin SOIC and 8-pin DFN
  • Pb (lead) free package
  • Low power CMOS technology
  • Operating voltages of 1.8 V to 3.3 V
  • Extended temperature range (-40°C to +105°C)

製品選択

発注型名 Part Status Pkg. Type Lead Count (#) Temp. Grade Pb (Lead) Free Carrier Type 購入/サンプル
74FCT38075SCMGI
Package Info
 Active COL 8 I はい Cut Tape
Availability

購入/見積
74FCT38075SCMGI8
Package Info
 Active COL 8 I はい Reel
Availability
購入/見積
74FCT38075SDCGI
Package Info
 Active SOIC 8 I はい Tube
Availability

購入/見積
74FCT38075SDCGI8
Package Info
 Active SOIC 8 I はい Reel
Availability
購入/見積

ドキュメント＆ダウンロード

タイトル 他の言語 分類 形式 サイズ 日付
データシート
74FCT38075S Datasheet – データシート PDF 207 KB
アプリケーションノート、ホワイトペーパー
AN-845 Termination - LVCMOS – アプリケーションノート PDF 146 KB
AN-842 Thermal Considerations in Package Design and Selection – アプリケーションノート PDF 495 KB
AN-840 Jitter Specifications for Timing Signals – アプリケーションノート PDF 442 KB
AN-815 Understanding Jitter Units – アプリケーションノート PDF 565 KB
PCN / PDN
PCN# : A1905-02 Adding Carsem, Malaysia as Alternate Assembly Location & Change Material Sets – 製品変更通知 PDF 268 KB
PCN# : A1602-01(R1) Add Greatek Taiwan as Alternate Assembly – 製品変更通知 PDF 611 KB
PCN# : A1602-01 Add Greatek Taiwan as Alternate Assembly – 製品変更通知 PDF 611 KB
ダウンロード
74FCT38075S IBIS Model – モデル－IBIS ZIP 26 KB
その他資料
IDT Clock Distribution Overview (Japanese) English 概要 PDF 7.79 MB
IDT Clock Generation Overview (Japanese) English 概要 PDF 2.19 MB
info: For device-specific or order-specific documentation, submit a support request.

ニュース&各種リソース

分類 日付
An Insider’s Guide to Finding the Right Timing Device for Your System ブログ 2017年12月18日
Why Fanout Buffers Make More Sense ブログ 2017年11月28日
Time for Performance ブログ 2017年10月11日