メモリ&ロジック

概要

When the latch enable (LE) input is high, the Q outputs of HD74HC563 will follow the inversion of the D inputs and the Q outputs of HD74HC573 will follow the D inputs. When the latch enable goes low, data at the D inputs will be retained at the outputs until latch enable returns high again. When a high logic level is applied to the output control input, all outputs go to a high impedance state, regardless of what signals are present at the other inputs and the state of the storage elements.

  • High-Speed Operation: tpd (Data to Q, Q) = 11 ns typ (CL = 50 pF)
  • High Output Current: Fanout of 15 LSTTL Loads
  • Wide Operating Voltage: VCC = 2 to 6 V
  • Low Input Current: 1 µA max
  • Low Quiescent Supply Current: ICC (static) = 4 µA max (Ta = 25°C)

ドキュメント

タイトル
分類 		日付
HD74HC Series Common Information
PDF 295 KB 		データシート
Renesas General-Purpose ICs Power Management Linear ICs / General-Purpose Linear ICs / General-Purpose Logic ICs General Catalog
PDF 5.23 MB 		カタログ
Renesas Semiconductor Lead-Free Packages
PDF 1.32 MB 		カタログ
HD74HC563、HD74HC573　データシート
PDF 337 KB 英語 		データシート
半導体製品 包装材変更のお願い（一部内容の追加及び修正）
PDF 4.87 MB 英語 		製品変更通知
半導体製品 包装材変更のお願い ( PC-WRP-A001B/J )
PDF 3.82 MB 英語 		製品変更通知
半導体製品 包装材変更のお願い ( PC-WRP-A001A/J )
PDF 1.91 MB 英語 		製品変更通知
Add 10 hidden items
7 items

設計・開発

ECADモデル

[製品選択]テーブル内の製品名をクリックするとSamacSysが提供する回路図シンボル、PCBフットプリント、3D CADモデルがご確認いただけます。 お探しのシンボルやモデルが見つからない場合、Webサイトから直接リクエストできます。

ECADモデルを調べる
Diagram of ECAD Models