概要

説明

The 70V3569 is a high-speed 16K x 36 bit synchronous Dual-Port RAM that has been optimized for applications having unidirectional or bidirectional data flow in bursts. An automatic power down feature, controlled by CE0 and CE1, permits the on-chip circuitry of each port to enter a very low standby power mode. The 70V3569 can support an operating voltage of either 3.3V or 2.5V on one or both ports, controllable by the OPT pins. The power supply for the core of the device (VDD) is at 3.3V.

特長

  • Dual-Port allows simultaneous access of the same memory location
  • Pipelined output mode
  • Counter enable and repeat features
  • Dual chip enables allow for depth expansion without additional logic
  • Full synchronous operation on both ports
  • Separate byte controls for multiplexed bus and bus matching compatibility
  • LVTTL- compatible, single 3.3V (±150mV) power supply for core
  • LVTTL compatible, selectable 3.3V (±150mV) or 2.5V (±100mV) power supply for I/Os and control signals on each port
  • Available in a 256-pin BGA, 208-pin fpBGA and 208-pin PQFP packages
  • Industrial temperature range (-40C to +85C) is available

製品比較

アプリケーション

ドキュメント

分類 タイトル 日付
データシート PDF 389 KB
ガイド PDF 123 KB
EOL通知 PDF 645 KB
製品変更通知 PDF 24 KB
製品変更通知 PDF 252 KB
製品変更通知 PDF 194 KB
アプリケーションノート PDF 198 KB
アプリケーションノート PDF 156 KB
アプリケーションノート PDF 225 KB
アプリケーションノート PDF 97 KB
アプリケーションノート PDF 154 KB
アプリケーションノート PDF 112 KB
製品変更通知 PDF 729 KB
製品変更通知 PDF 16 KB
製品変更通知 PDF 290 KB
製品変更通知 PDF 80 KB
製品変更通知 PDF 38 KB
製品変更通知 PDF 26 KB
製品変更通知 PDF 197 KB
製品変更通知 PDF 150 KB
製品変更通知 PDF 13 KB
製品変更通知 PDF 40 KB
製品変更通知 PDF 274 KB
製品変更通知 PDF 44 KB
24 items

設計・開発

ソフトウェア/ツール

ソフトウェアダウンロード

分類 タイトル 日付
EOL通知 PDF 645 KB
1 item

モデル

モデル

分類 タイトル 日付
モデル-Verilog TXT 15 KB
モデル-VHDL TXT 33 KB
モデル-IBIS ZIP 8 KB
モデル-IBIS ZIP 8 KB
モデル-SPICE TAR 48 KB
5 items

サポート