The 9DBL0653 Zero-Delay/Fanout buffer is a low-power high-performance member of Reneas' Full-Featured PCIe family. The buffer supports PCIe Gen1–5 and provides a Loss of Signal (LOS) indicator. The device is an easy upgrade from the 9DBL0651.
 
For information regarding evaluation boards and material, please contact your local sales representative.
 

特長

  • Loss of Signal (LOS) output; supports fault tolerant systems
  • Supports PCIe Gen1–5 CC and IR in fanout mode
  • Supports PCIe Gen1–5 CC in High Bandwidth ZDB mode
  • Direct connection to 85Ω transmission lines; saves 24 resistors compared to standard PCIe devices
  • Spread spectrum tolerant; allows reduction of EMI
  • Pin/SMBus selectable PLL bandwidth and PLL Bypass; minimize phase jitter for each application
  • Easy AC-coupling to other logic families, see application note AN-891.
  • Space saving 5 × 5 mm 40-VFQFPN; minimal board space

製品選択

製品名 Part Status Pkg. Type Lead Count (#) Temp. Grade Output Impedance Carrier Type 購入/サンプル
Active VFQFPN 40 I 85 Tray
Availability
Notice: there are one or more orderable products that are not available in your region. For questions, contact your local sales representative.

ドキュメント

タイトル language 分類 形式 サイズ 日付
データシート
9DBL02x3-04x3-06x3-08x3 Family Datasheet データシート PDF 473 KB
ユーザーガイド、マニュアル
Timing Products for NXP (Freescale) i.MX 简体中文 ガイド PDF 321 KB
アプリケーションノート、ホワイトペーパー
AN-975 Cascading PLLs アプリケーションノート PDF 255 KB
AN-891 Driving LVPECL, LVDS, CML, and SSTL Logic with IDT Universal Low-Power HCSL Outputs アプリケーションノート PDF 480 KB
AN-879 Low-Power HCSL vs Traditional HCSL アプリケーションノート PDF 235 KB
AN-843 PCI Express Reference Clock Requirements アプリケーションノート PDF 1.90 MB
AN-842 Thermal Considerations in Package Design and Selection アプリケーションノート PDF 495 KB
AN-840 Jitter Specifications for Timing Signals アプリケーションノート PDF 442 KB
AN-839 RMS Phase Jitter アプリケーションノート PDF 233 KB
AN-835 Differential Input with VCMR being VIH Referenced アプリケーションノート PDF 160 KB
AN-836 Differential Input to Accept Single-ended Levels アプリケーションノート PDF 120 KB
AN-815 Understanding Jitter Units アプリケーションノート PDF 565 KB
AN-827 Application Relevance of Clock Jitter アプリケーションノート PDF 1.15 MB
AN-802 Crystal-Measuring Oscillator Negative Resistance アプリケーションノート PDF 136 KB
AN-805 Recommended Ferrite Beads アプリケーションノート PDF 121 KB
その他資料
PCI Express Timing Solutions Overview 概要 PDF 275 KB
IDT Clock Generation Overview (Japanese) English 概要 PDF 2.19 MB
9DBL06xx Reference Schematic 回路図 PDF 118 KB

ダウンロード

タイトル language 分類 形式 サイズ 日付
モデル
9DBL06P1 IBIS Model モデル-IBIS ZIP 118 KB