メインコンテンツに移動

H8SX ファミリ アーキテクチャ

H8S/H8SX乗算命令実行サイクル数

演算内容実行サイクル数
H8SH8SX
符号なし乗算
16ビット×16ビット→32ビット
8ビット×8ビット→16ビット
3~41
符号付き乗算
16ビット×16ビット→32ビット
8ビット×8ビット→16ビット
4~52
符号なし乗算
RdxRs→Rd(下位32ビット/ 下位16ビット)
-2~5
符号付き乗算
RdxRs→Rd(下位32ビット/ 下位16ビット)
-2~5
符号なし乗算
RdxRs→Rd(上位32ビット)
-6
符号付き乗算
RdxRs→Rd(上位32ビット)
-6

H8S/H8SX除算命令実行サイクル数

演算内容実行サイクル数
H8SH8SX
符号なし除算
16ビット÷8ビット→商8ビット余り8ビット
32ビット÷16ビット→商16ビット余り16ビット
12~2010~18
符号付き除算
16ビット÷8ビット→商8ビット余り8ビット
32ビット÷16ビット→商16ビット余り16ビット
14~2112~20
符号なし除算
Rd÷Rs→Rd(商16ビット/ 商32ビット)
-10~18
符号付き除算
Rd÷Rs→Rd(商16ビット/ 商32ビット)
-11~19

汎用レジスタの構成

h8sx_confi_general_registersold

汎用レジスタの使用方法

register

VBR(ベクターレジスタ)使用例

vbr

SBR(ショートアドレスレジスタ)

sbr

命令

1.メモリに対する演算をサポート

追加命令数 = 基本演算(加減算/ 論理)×基本アドレッシング  

例)メモリ上のロングワードサイズデータの加算

pict01

2.アドレッシングモード強化 - 配列用(@(d,Ern,B/W/L))

例)アドレスdからx番目に在るデータをレジスタに書き込む(ワードサイズデータ)

pict02

ビットフィールド転送(1)

●BFLD(Bit Field LoaD)
ソースオペランドの指定されたフィールドを下位詰めで、8ビットレジスタRdlに転送します。
ビットフィールドは、8ビットのイミディエートデータの1がセットされているビットで指定されます。

pict03

サポート

サポートコミュニティ

サポートコミュニティ

ルネサスエンジニアリングコミュニティの技術スタッフから迅速なオンライン技術サポートを受けることができます。
記事を参照する

ナレッジベース

ナレッジベースを参照して、役立つ記事、FAQ、その他の役立つリソースを入手してください。
サポートチケット

サポートチケット

技術的に深い内容や公開したくない内容のご質問はこちらです。

調べる