概要
説明
9FGV0241は、PCIe Gen1-4 アプリケーション向けの2出力超低電力周波数ジェネレータで、Zo=100 Ωの出力終端を内蔵しています。 クロック管理用に2つの出力イネーブルを備え、スペクトラム拡散オフに加えて、2種類のスペクトラム拡散レベルをサポートします。
特長
- PCIe Gen1-4準拠
- 終端の内蔵により100Ωの差動Zoを実現：部品点数と基板面積を削減
- 1.8V動作：消費電力の低減
- OE#端子：DIFパワーマネージメント対応
- LP-HCSL差動クロック出力：消費電力と基板面積の削減
- 各出力のプログラマブルスルーレート：様々な線長に対応したチューニングが可能
- プログラマブル出力振幅：様々なアプリケーション環境に対応したチューニングが可能
- PLLがロックされるまでのDIF出力ブロック：クリーンシステムスタートアップ
- 0%、-0.25%、-0.5%から選択可能なDIF出力スプレッド：EMIの低減
- 外付け25MHz水晶振動子、0ppmの合成エラーでタイトなppmをサポート
- ストラップピンによるコンフィギュレーションが可能：デバイス制御のためのSMBusインターフェースは不要
- レガシーコントローラ対応3.3V SMBusインタフェース
- 省スペース4x4mm 24ピンVFQFPN、最小限の基板スペースを実現
製品比較
アプリケーション
設計・開発
ボード＆キット
Evaluation
RZ/V2MA-EVKIT
アクティブ
RZ/V2MA Evaluation Board Kit
RZ/V2MAの評価に最適な評価ボードキットです。RZ/V2MA Evaluation Board Kitは、MainボードとBaseボード、 Optionボード(別売)で構成されています。OptionボードはPCIeインタフェースの評価に使用します。
本評価キットはRZ/V2MAの標準ソフトウェアパッケージに対応しており、低消費電力AI推論、Video Streaming等の機能を評価することが可能です。
Recommended Documents:
モデル
ECADモデル
SamacSysの回路図シンボル、PCBフットプリント、および3D CADモデルは、製品オプションテーブルのCADモデルリンクをクリックすることで参照できます。シンボルまたはモデルが対応していない場合は、SamacSysに直接リクエスト可能です。
製品選択
適用されたフィルター
ビデオ&トレーニング
PCIe Reference Clock Jitter Budgets
Ron Wade, chief PCIe system architect explains the fundamental difference in reference clock jitter budgets between the first three generations of the specification and those of Gen4 and Gen5 which raise new challenges for designers.
Related Resources
Video List
