概要

説明

The 71124 5V CMOS SRAM is organized as 128K x 8. The JEDEC centerpower/GND pinout reduces noise generation and improves system performance. All bidirectional inputs and outputs of the 71124 are TTL-compatible and operation is from a single 5V supply. Fully static asynchronous circuitry is used; no clocks or refreshes are required for operation.

特長

  • JEDEC revolutionary pinout (center power/GND) for reduced noise.
  • Equal access and cycle times – Commercial and Industrial: 12/15/20ns
  • One Chip Select plus one Output Enable pin
  • Bidirectional inputs and outputs directly TTL-compatible
  • Low power consumption via chip deselect
  • Available in a 32-pin 400 mil Plastic SOJ packages

製品比較

アプリケーション

ドキュメント

分類 タイトル 日時
データシート PDF 87 KB
ガイド PDF 292 KB 英語
ガイド PDF 568 KB 英語
EOL通知 PDF 1.17 MB
ガイド PDF 1.31 MB 英語
5 items

設計・開発

モデル