Along with CSPUA877A or 98ULPA877A DDR2 PLL Provides a fully JEDEC compliant solution for DDR2 RDIMMs for 400, 533, and 667MHz.

特長

  • 28-bit 1:2 registered buffer with parity check functionality
  • Supports SSTL_18 JEDEC specification on data inputs and outputs
  • Supports LVCMOS switching levels on CSGateEN and RESET inputs
  • Low voltage operation: VDD = 1.7V to 1.9V

製品選択

製品名 Part Status Pkg. Type Lead Count (#) Temp. Grade Pb (Lead) Free Carrier Type 購入/サンプル
Obsolete CABGA 160 C はい Tray
Availability
Obsolete CABGA 160 C はい Reel
Availability

ドキュメント&ダウンロード

タイトル language 分類 形式 サイズ 日付
データシート
SSTUAF32865A Datasheet データシート PDF 568 KB
PCN / PDN
PCN# : A1604-01 Add OSET Taiwan as Alternate Assembly 製品変更通知 PDF 31 KB
PDN# : CQ-15-03 Quarter PDN for Declined Market 製品中止通知 PDF 542 KB