特長
- コンフィギュラブルロジックの高密度配列
- 1120つの5ビットLUT
- 1120つのDフリップフロップ(DFF)
- 5kb分散メモリ
- 32KBブロックランダムアクセスメモリ(BRAM)
- 電源領域
- 2つの別々のドメイン(1ドメインあたり20つのGPIO)
- VDDIO0 および VDDIO1: 1.71Vから3.465V
- VDDC:1.1V ± 5%
- クロック
- 高周波発振器
- 50MHz高周波発振器
- 発振器ポストディバイダ
- 発振器クロックを2のべき乗で割る(範囲1から128)
- 2つの独立した出力
- 位相ロックループ(PLL)
- 外部ソースからの入力、内部発振器、またはLVDS差動クロックからの入力
- 高周波発振器
- パワーオン・リセット (POR)
- 柔軟な消費電力制御:
- FPGAコア電源制御
- クロックソースの電力制御
- BRAMディープスリープ/パワーゲートモード
- 汎用IO
- 40つのGPIO
- 柔軟な構成オプション:
- 選択可能な駆動能力(4/8/12mA)
- 選択可能なプルアップ出力 – 1倍または2倍
- FPGAコアからの選択可能なプルアップ制御
- オプションのシュミットトリガー入力
- LVDS対応の6つのGPIO(最大100MbpsのTrue LVDSペア3組)
- 異なるIO電圧領域に位置するGPIOペア間の高速ルーティング能力
- ビットストリームのセキュリティ機能:
- CRCの整合性チェック
- AES復号化
- 構成オプション
- OTPモード – 内蔵OTPメモリからのロード
- SPIコントローラ(マスター)モード – 外部フラッシュメモリからのロード
- SPIターゲット(スレーブ)モード – 外部ソース(MCUホスト)からのロード
- ブートコントロールロジック:外部メモリから最大16種類の異なるビットストリームをアドレス指定可能
- アイドル時の低消費電力モードは2つあります:
- 設定が保持され、デバイスの再構成が不要なスリープモード
- このモードを終了した後にデバイス再構成が必要な場合にリセットモード
- GPIOとBRAM状態を両方の低消費電力モードで保持できる可能性
- 両モードでの低消費電力(<85μA)
- 動作温度範囲：-40°C～85°C
- RoHS対応／ハロゲンフリー
- 利用可能なパッケージ:
- SLG47912V:48ピンQFN:6.0mm x 6.0mm、ピッチ0.4mm
- SLG47912C:48ピンWLCSP:3.24mm x 2.57mm、0.35mm ピッチ
説明
このSLG47912は一般的なFPGA用途向けの小型で低消費電力のデバイスです。 ユーザーはワンタイムプログラマブル(OTP)不揮発性メモリ(NVM)をプログラムするか、SPIインターフェース経由でビットストリームを提供することでFPGAコア、IOピン、マクロセルを構成し、回路設計を実現します。 この非常に多用途なデバイスは、幅広いFPGAアプリケーションを可能にします。
パラメータ
| 属性 | 値 |
|---|---|
| Vddc | 1.05 - 1.15 |
| Vddio | 1.71 - 3.465 |
| GPIOs (#) | 40 |
| Look-up Table (LUTs) | 1120 |
| D Flip-flops (DFFs) (#) | 1120 |
| BRAM (kbit) | 32 |
| Distributed Memory (kbit) | 5 |
| Vddio Domains (#) | 2 |
| LVDS Channels (#) | 3 |
| On-chip Oscillator | Yes |
| On-chip Oscillator Freq. | 50MHz |
| PLLs | 1 |
| Configuration Modes | SPI Controller, SPI Target, OTP |
| Memory Type | OTP |
| Temp. Range (°C) | -40 to +85 C |
| Sleep/Reset Mode Current (µA) | 77 |
| Static State Iddc (µA) | 118 |
| Special Features | Sleep Mode,Fast Route,Bitstream AES Decryption,Boot Control |
アプリケーション
- コンシューマ製品
- データ通信機器
- ハンドヘルドおよびポータブル電子機器
- ノートPCとタブレットPC
- 産業用計測と制御