RJP1C15JWS

AI生成コンテンツ: ベアダイやウエハ状態のIGBTおよびFRD製品をモジュールに組み立てる際、ワイヤボンディングの位置ズレや表面傷、不適切なボンディングパワーや荷重によりダメージが発生し、電極間ショートやチップクラック、性能低下（ターンオフ不良など）を引き起こす。ボンディング条件の限度評価を行い、適切なパワーとフォースの範囲内で調整することで、ダメージを防止し信頼性を確保できる。

AI生成コンテンツ: 本資料は、IGBTおよびFRDのゲート駆動に関する重要な注意事項を解説し、最適なゲート電圧、駆動電流、ゲート抵抗の選定方法に焦点を当てています。推奨ゲート電圧15Vを維持することで、導通損失と短絡耐量のバランスを図ります。適切な駆動電流はスイッチング速度の向上と損失低減に寄与します。外付けゲート抵抗の選択はスイッチング時間、損失、サージ電圧、ノイズに影響し、ターンオン・ターンオフ用に異なる抵抗を設定することも可能です。スイッチング時間特性や波形の挙動も示し、信頼性と効率的な動作設計を支援します。

AI生成コンテンツ: 本資料は、IGBTモジュールの実装における注意点やデータシートパラメータの理解を支援します。6in1三相インバータ用モジュールの構造、冷却方法、材料間の熱疲労問題を解説し、IGBTおよびFRDの絶対最大定格や各種特性について詳細に説明します。xEV用インバータ開発に携わるパワーエレクトロニクス技術者向けの実用的な情報を提供します。

AI生成コンテンツ: Wafer testing for IGBT chips bridges the gap between wafer-level and module-level testing by applying higher test currents closer to module conditions, improving overall module quality. Key failure modes include gate failure, detected through high-voltage DC screening to identify oxide defects, and SOA failure, identified via AC switching tests to detect transient current concentration and latch-up failures. Gate screening applies stress beyond normal operation to reduce early failures and ensure long-term reliability. L-load AC screening rejects chips prone to latch-up by simulating switching conditions, enhancing yield and reducing costs in module manufacturing.

AI生成コンテンツ: IGBTのターンオフ時には、特にゲート抵抗（Rg off）が小さい場合やdi/dtが高い場合にサージ電圧が発生します。ゲート抵抗を大きくするとサージ電圧は抑制されますが、スイッチング損失が増加します。ルネサスのIGBTは、一定以下のゲート抵抗（例：25℃でRg off ≤ 4Ω）でサージ電圧を抑制するセルフクランプモードを持ちます。このメカニズムはチャネルの急速閉鎖、正孔キャリアの増加と消滅によりVCEをクランプします。低ゲート抵抗でも安全動作領域（RBSOA）を確保し、ロバストな動作を実現しています。スイッチング特性の測定方法も説明されています。

AI生成コンテンツ: The document explains methods to measure load short circuits (LSC) in IGBTs, distinguishing between arm short circuits occurring inside the inverter and load shorts at the output. It details causes of arm shorts, such as simultaneous high-side and low-side activation, overlapping switching times, and high dv/dt effects, with countermeasures like adjusting deadtime and gate resistance. For load shorts, it presents two protection methods: using IGBTs with short circuit withstand capability and leveraging output inductance to delay current rise. The LSC test methodology includes specific test conditions and waveform monitoring to validate IGBT robustness under short circuit conditions.

AI生成コンテンツ: IGBTウエハ製品の不良領域を示すe-waferマップデータの仕様とフォーマットについて説明している。製造工程から電子的な不良マッピングデータ提供までのフローを示し、XML形式でウエハID、ロット番号、チップサイズ、座標、合否情報を表現する。座標図により不良箇所のマッピングを視覚化し、品質管理や解析に役立てる。

AI生成コンテンツ: 本資料は、IGBTウエハ製品の梱包仕様について説明している。ソーンウエハはUVフォイルに貼り付けられ、UV照射済みで出荷されるため、顧客側でのUV照射は不要である。ラベル表示例や8インチ、12インチの梱包外観も示されている。アンソーンウエハはエミッタ側にフィルムを貼り付けUV照射後、表裏反転して梱包され、こちらも顧客側でのUV照射は不要である。適切な取り扱いと識別のためのラベル位置や梱包例が含まれている。

AI生成コンテンツ: IGBTを含むウエハ製品の長期保管は、実装工程におけるピックアップ力や半田付け性能に異常をもたらさない。室温で最大18ヶ月、高温・低温保管試験でも、テープとウエハ間の接着力は安定し、ウエハ背面に接着剤の残留はなく、電極上の半田の広がりも良好であった。異なるダイサイズや保管条件下でもピックアップ力は一貫しており、長期保管後も信頼性の高い実装が可能である。

AI生成コンテンツ: この部分では、半導体デバイスのパッケージ選定について説明し、金属・セラミック・低融点ガラスの気密封止形とプラスチック封止形に分類しています。プラスチック封止形は信頼性が向上し、自動車や電子機器で広く使われています。面実装パッケージは小型・薄型・高密度実装が可能です。機械的取り扱いではリード成形や切断、プリント基板実装時の応力防止が重要です。ハンダ付けは低温短時間で行い、ロジン系フラックスと適切なアース付きこての使用を推奨しています。

AI生成コンテンツ: IGBTを並列使用する際、コレクタ・エミッタ飽和電圧（Vce(sat)）の差や基板・配線の寄生抵抗の違いにより電流アンバランスが発生します。このアンバランスは損失の不均一や過渡損失に影響を与えます。対策として、同一ロットの素子選定や並列経路の対称設計が重要です。ゲートドライバのエミッタセンス位置も電流バランスに影響し、対称配線と寄生抵抗の低減が必要です。Vce(sat)の温度依存性も考慮し、正の温度依存性領域での使用が推奨されます。

AI生成コンテンツ: 本資料はIGBTの絶対最大定格を定義し、これを超えない使用の重要性を強調しています。ゲート・エミッタ間電圧、コレクタ電流、スイッチング損失などの電気的特性を詳述しています。ケース温度に基づく定格電流と許容損失の計算方法を説明し、設計時に余裕を持つ必要性を示しています。熱抵抗やジャンクション温度の限界も解説し、信頼性の確保を目的としています。