概要
説明
JEDEC compliant Advanced Memory Buffer for Fully buffered DIMMs. 3.2, and 4.0 Gb/s serial speeds (DDR2-533, and 667 DRAM). Support for up to eight DIMMs per channel.
特長
- Leverages high-speed serial technology for DRAM interface
- Supports 3.2, 4.0 and 4.8 Gbits serial speeds (DDR2-533/667)
- Support for 14 northbound lanes (read) and 10 southbound lanes (write)
- Support for up to 8 DIMMs per channel
製品比較
アプリケーション
ドキュメント
ログイン後、ご登録が可能となります。
|
|
|
|
|---|---|---|
| 分類 | タイトル | 日時 |
| EOL通知 | PDF 15 KB | |
| 製品変更通知 | PDF 1.19 MB | |
| パンフレット | PDF 728 KB | |
| 製品変更通知 | PDF 87 KB | |
| 製品変更通知 | PDF 115 KB | |
5件
|
||
設計・開発
モデル
ECADモデル
SamacSysの回路図シンボル、PCBフットプリント、および3D CADモデルは、製品オプションテーブルのCADモデルリンクをクリックすることで参照できます。シンボルまたはモデルが対応していない場合は、SamacSysに直接リクエスト可能です。
