ルネサスのタイミング製品ポートフォリオは、SiTime社により買収されました。
データシート、各種ドキュメント、およびサンプルのご注文につきましては、2026年末まで引き続きRenesas.comにてご利用いただけます。新規設計、製品のご購入、サポート、および製品に関するお問い合わせにつきましては、SiTime.com をご利用いただくか、[email protected]までメールでお問い合わせください。SiTime社への全面的な移行は、2026年末までに完了する見込みです。
| CADモデル: | View CAD Model |
| Pkg. Type: | TQFP |
| Pkg. Code: | PRG32 |
| Lead Count (#): | 32 |
| Pkg. Dimensions (mm): | 7.0 x 7.0 x 1.4 |
| Pitch (mm): | 0.8 |
| Pb (Lead) Free | Yes |
| Moisture Sensitivity Level (MSL) | 3 |
| ECCN (US) | |
| HTS (US) |
| Pkg. Type | TQFP |
| Lead Count (#) | 32 |
| Pb (Lead) Free | Yes |
| Carrier Type | Tray |
| Advanced Features | Programmable Clock |
| Core Voltage (V) | 3.3 |
| Divider Value | 3, 4, 5, 6 |
| Feedback Divider | 1 - 511 |
| Feedback Input | No |
| Input Freq (MHz) | 14 - 40 |
| Input Type | Crystal, LVCMOS |
| Inputs (#) | 2 |
| Length (mm) | 7 |
| MOQ | 250 |
| Moisture Sensitivity Level (MSL) | 3 |
| Output Banks (#) | 1 |
| Output Freq Range (MHz) | 103.3 - 260 |
| Output Signaling | LVPECL |
| Output Skew (ps) | 15 |
| Output Type | LVPECL |
| Output Voltage (V) | 3.3 |
| Outputs (#) | 2 |
| Package Area (mm²) | 49 |
| Pb Free Category | e3 Sn |
| Period Jitter Typ P-P (ps) | 3 |
| Phase Jitter Typ RMS (ps) | 2.5 |
| Pitch (mm) | 0.8 |
| Pkg. Dimensions (mm) | 7.0 x 7.0 x 1.4 |
| Prog. Clock | Yes |
| Prog. Interface | SPI |
| Qty. per Carrier (#) | 250 |
| Qty. per Reel (#) | 0 |
| Requires Terms and Conditions | Does not require acceptance of Terms and Conditions |
| Tape & Reel | No |
| Temp. Range (°C) | 0 to 70°C |
| Thickness (mm) | 1.4 |
| VCO Max Freq (MHz) | 780 |
| VCO Min Freq (MHz) | 620 |
| Width (mm) | 7 |
| Xtal Freq (KHz) | 14 - 40 |
| Xtal Inputs (#) | 1 |
The 84021 is a general purpose, Crystal-to-LVCMOS/LVTTL High Frequency Synthesizer. The 84021 has a selectable TEST_CLK or crystal input. The VCO operates at a frequency range of 620MHz to 780MHz. The VCO frequency is programmed in steps equal to the value of the input reference or crystal frequency. The VCO and output frequency can be programmed using the serial or parallel interface to the configuration logic.