概要
説明
The 71124 5V CMOS SRAM is organized as 128K x 8. The JEDEC centerpower/GND pinout reduces noise generation and improves system performance. All bidirectional inputs and outputs of the 71124 are TTL-compatible and operation is from a single 5V supply. Fully static asynchronous circuitry is used; no clocks or refreshes are required for operation.
特長
- JEDEC revolutionary pinout (center power/GND) for reduced noise.
- Equal access and cycle times – Commercial and Industrial: 12/15/20ns
- One Chip Select plus one Output Enable pin
- Bidirectional inputs and outputs directly TTL-compatible
- Low power consumption via chip deselect
- Available in a 32-pin 400 mil Plastic SOJ packages
製品比較
アプリケーション
ドキュメント
ピックアップ
ログイン後、ご登録が可能となります。
| データシート | PDF 87 KB | |
| ガイド | PDF 284 KB English | |
| EOL通知 | PDF 1.17 MB | |
| ガイド | PDF 1.31 MB English | |
4件
|
||
設計・開発
モデル
ECADモデル
SamacSysの回路図シンボル、PCBフットプリント、および3D CADモデルは、製品オプションテーブルのCADモデルリンクをクリックすることで参照できます。シンボルまたはモデルが対応していない場合は、SamacSysに直接リクエスト可能です。
モデル
| モデル－IBIS | ZIP 5 KB | |
1件
|
||
製品選択
適用されたフィルター
