メインコンテンツに移動

概要

説明

The 8T73S208 is a high-performance differential LVPECL clock divider and fanout buffer. The device is designed for the frequency division and signal fanout of high-frequency, low phase noise clocks. The 8T73S208 is characterized to operate from a 2.5V and 3.3V power supply. Guaranteed output-to-output and part-to-part skew characteristics make this device ideal for those clock distribution applications demanding well-defined performance and repeatability. The integrated input termination resistors make interfacing to the reference source easy and reduce passive component count. Each output can be individually enabled or disabled in the high-impedance state controlled by an I²C register. On power-up, all outputs are enabled.

特長

  • One differential input reference clock
  • Differential pair can accept the following differential input levels: LVDS, LVPECL, CML
  • Integrated input termination resistors
  • Eight LVPECL outputs
  • Selectable clock frequency division of ÷1, ÷2, ÷4, and ÷8
  • Maximum input clock frequency: 1000MHz
  • LVCMOS interface levels for the control inputs
  • Individual output enable/disabled via the I²C interface
  • Output skew: <60ps
  • Output rise/fall times: 350ps (maximum)
  • Low additive phase jitter, RMS: 0.182ps (typical)
  • Full 2.5V and 3.3V supply voltages
  • Available in a lead-free (RoHS 6) 32-lead VFQFN package
  • -40 °C to 85 °C ambient operating temperature

製品比較

アプリケーション

ドキュメント

設計・開発

モデル

ECADモデル

SamacSysの回路図シンボル、PCBフットプリント、および3D CADモデルは、製品オプションテーブルのCADモデルリンクをクリックすることで参照できます。シンボルまたはモデルが対応していない場合は、SamacSysに直接リクエスト可能です。

Diagram of ECAD Models

モデル

分類 タイトル 日時
モデル-IBIS ZIP 70 KB
1件

製品選択

適用されたフィルター