概要

The 82P33714 Synchronous Equipment Timing Source (SETS) for Synchronous Ethernet (SyncE) provides tools to manage timing references, clock generation and timing paths for SyncE based clocks, per ITU-T G.8264 and ITU-T G.8262. 82P33714 meets the requirements of ITU-T G.8262 for synchronous Ethernet Equipment Clocks (EECs) and ITU-T G.813 for Synchronous Equipment Clocks (SEC). The device outputs low-jitter clocks that can directly synchronize Ethernet interfaces; as well as SONET/SDH and PDH interfaces. For 10G-40G SyncE single-board applications, see the 82P33731

IDT’s third generation Universal Frequency Translator family also includes the 8T49N285 (2-in / 1-PLL / 8-out), 8T49N286 (4-in / 2-PLL / 8-out), and 8T49N287 (2-in / 2-PLL / 8-out), and the 8T49N242 (2-in / 1-PLL / 4-out).

► Download the Altera and IDT Synchronous Ethernet Solution for ITU-T G.8262 white paper

  • Complies with ITU-T G.8262 for Synchronous Ethernet Equipment Clock (EEC), and G.813 for Synchronous Equipment Clock (SEC), and Telcordia GR-253-CORE for Stratum 3 and SONET Minimum Clock (SMC)
  • DPLLs lock to a wide range of reference clock frequencies including: 10/100/1000 Ethernet, 10G Ethernet, OTN, SONET/SDH, PDH, TDM, GSM, CPRI/OBSAI and GNSS frequencies using fractional-N input dividers
  • Generates clocks for: Ethernet, SONET/SDH and PDH interfaces: jitter generation <1 ps RMS (12 kHz to 20 MHz)
  • Automatic reference selection state machines select the active reference for each DPLL based on the reference monitors, priority tables, revertive and non-revertive settings and other programmable settings
  • Prevents output frequency corruption due to a bad PHY reference by accepting Loss of Signal (LOS) inputs from PHYs that immediately disqualify a reference
  • DPLL1 can be configured as a DCO (Digitally Controlled Oscillator) to support IEEE 1588 based clock generation under external processor control
  • Supports network timing master applications by locking to 1 PPS (Pulse Per Second) references from GPS or other GNSS sources
  • Eases local oscillator sourcing by supporting any of eight common TCXO/OCXO frequencies for the System Clock: 10 MHz, 12.8 MHz, 13 MHz, 19.44 MHz, 20 MHz, 24.576 MHz, 25 MHz or 30.72 MHz
  • Automatically loads configuration from an external EPROM after reset without processor intervention
  • 72 pin QFN package

ドキュメント

タイトル 分類 日付
PDF1.19 MB
データシート
PDF686 KB
Application Brief
PDF1.99 MB
アプリケーションノート
PDF148 KB
アプリケーションノート
PDF752 KB
アプリケーションノート
PDF324 KB
アプリケーションノート
PDF300 KB
アプリケーションノート
PDF249 KB
アプリケーションノート
PDF322 KB
アプリケーションノート
PDF606 KB
アプリケーションノート
PDF1.13 MB
アプリケーションノート
PDF1.11 MB
アプリケーションノート
PDF777 KB
アプリケーションノート
PDF170 KB
アプリケーションノート
PDF146 KB
アプリケーションノート
PDF133 KB
アプリケーションノート
PDF495 KB
アプリケーションノート
PDF442 KB
アプリケーションノート
PDF115 KB
アプリケーションノート
PDF233 KB
アプリケーションノート
PDF160 KB
アプリケーションノート
PDF120 KB
アプリケーションノート
PDF565 KB
アプリケーションノート
PDF202 KB
アプリケーションノート
PDF121 KB
アプリケーションノート
PDF438 KB
アプリケーションノート
PDF1.83 MB
概要
PDF263 KB
概要
PDF983 KB
製品変更通知
PDF583 KB
製品変更通知
PDF596 KB
製品変更通知
PDF544 KB
製品変更通知
PDF40 KB
製品変更通知
PDF1.17 MB
ホワイトペーパー
 

設計・開発

ソフトウェアダウンロード

タイトル 分類 日付
ZIP18.02 MB
ソフトウェア/ツール-その他
TCP3.50 MB
ソフトウェア/ツール-その他
 

ボード&キット

モデル

Title Type Date
BSD15 KB
モデル-BSDL
ZIP173 KB
モデル-IBIS
 

ビデオ&トレーニング