8-Output 3.3V PCIe Gen1–5 Clock Generator
ページセクションへ移動：
Back to top
ECADモデルを調べる
概要
Description
The 9FGL0841/51 devices are 8-output 3.3V PCIe Gen1–5 clock generators. Each output has a dedicated OE# pin supporting PCIe CLKREQ# functionality. Two different spread spectrum levels, in addition to spread off, are supported. The 9FGL0841/51 supports PCIe Gen1–5 Common Clocked architectures (CC), PCIe Separate Reference no-Spread (SRNS) and Separate Reference Independent Spread (SRIS) clocking architectures.
For information regarding evaluation boards and material, please contact your local sales representative.
特長
- PCIe Gen1–5 CC-compliant
- Supports PCIe SRIS and SRNS clocking
- Integrated terminations for 100Ω and 85Ω systems save 4 resistors per output
- Pin-selectable SRnS 0%, CC 0% and CC/SRIS -0.5% spread
- SMBus-selectable CC/SRIS -0.25% spread
- One 3.3V LVCMOS REF output with Wake-On-LAN (WOL) support
- Easy AC-coupling to other logic families, see application note AN-891.
- Space saving 6 × 6 mm 48-VFQFPN
アプリケーション
ドキュメント
| タイトル | 分類 | 日付 | |
|---|---|---|---|
PDF545 KB
|
データシート
|
||
PDF1.99 MB
|
アプリケーションノート
|
||
PDF255 KB
|
アプリケーションノート
|
||
PDF480 KB
|
アプリケーションノート
|
||
PDF235 KB
|
アプリケーションノート
|
||
PDF1.90 MB
|
アプリケーションノート
|
||
PDF495 KB
|
アプリケーションノート
|
||
PDF442 KB
|
アプリケーションノート
|
||
PDF233 KB
|
アプリケーションノート
|
||
PDF160 KB
|
アプリケーションノート
|
||
PDF120 KB
|
アプリケーションノート
|
||
PDF565 KB
|
アプリケーションノート
|
||
PDF136 KB
|
アプリケーションノート
|
||
PDF121 KB
|
アプリケーションノート
|
||
PDF483 KB
|
データシート
|
||
PDF321 KB
|
ガイド
|
||
PDF838 KB
|
マニュアル－ハードウェア
|
||
PDF2.40 MB
|
概要
|
||
PDF171 KB
|
Product Advisory
|
||
PDF734 KB
|
製品変更通知
|
||
PDF120 KB
|
製品変更通知
|
||
PDF728 KB
|
製品変更通知
|
||
PDF127 KB
|
製品変更通知
|
||
PDF983 KB
|
製品変更通知
|
||
PDF583 KB
|
製品変更通知
|
||
PDF23 KB
|
製品変更通知
|
||
PDF34 KB
|
回路図
|
設計・開発
ソフトウェア／ツール
ボード＆キット
ボード＆キット
Evaluation Board for the 100ohm 9FGL0841 PCIe Clock Generator
This is the evaluation board for the 9FGL0841 clock generator.
Evaluation Board for the 85ohm 9FGL0851 PCIe Clock Generator
This is the evaluation board for the 9FGL0851 clock generator.
モデル
ECADモデル
[製品選択]テーブル内の製品名をクリックするとSamacSysが提供する回路図シンボル、PCBフットプリント、3D CADモデルがご確認いただけます。 お探しのシンボルやモデルが見つからない場合、Webサイトから直接リクエストできます。
製品選択
Processing table
Tips for Using This Parametric Table:
- Hide Filters button in header: Collapse or expands filters
- Column sort buttons in header: Sort Column alphabetically / numerically descending or ascending
- Reset button in header: Reset all filters to the page default
- Full Screen button in header: Expand the table to full screen view (user must close out of full screen before they can interact with rest of page)
- Export button in header: Export the filtered results of the table to an Excel document
- Filter parts search bar in header: Type to filter table results by part number
- Hide column button in column headers: Select to hide columns in table
- AND / OR toggle switches in header: Toggles the logic of this particular filter to be “AND” or “OR” logic for filtering results
- Multiselect checkboxes at beginning of each row in table: Select these checkboxes to compare products against each other
- Document icon next to product name in row: View the featured document for this product
- Chip icon next to the right of the document icon in row: View the block diagram for this product
- Cart icon to the right of the chip icon: Indicates that samples are available for this product
play_circle_filledビデオ&トレーニング
PCIe Reference Clock Jitter Budgets
IDT’s chief PCIe system architect explains the fundamental difference in reference clock jitter budgets between the first three generations of the specification and those of Gen4 and Gen5 which raise new challenges for designers.
Video List