The 8A34005 System Synchronizer for IEEE 1588 generates ultra-low jitter; precision timing signals based on the IEEE 1588 Precision Time Protocol (PTP) and Synchronous Ethernet (SyncE). The device can be used as a single timing and synchronization source for a system or two of them can be used as a redundant pair for improved system reliability. Digitally Controlled Oscillators (DCOs) are available to be controlled by IEEE 1588 clock recovery servo software running on an external processor. The device supports physical layer timing with Digital PLLs (DPLLs) and other timing blocks necessary to implement a Synchronous Equipment Timing Source (SETS) for SyncE. The DCOs can be controlled using IEEE 1588 information alone, or they can combine IEEE 1588 time information with physical layer frequency information from SyncE in accordance with ITU-T G.8273.2. The device can be used to actively measure and compensate for clock propagation delays across backplanes and across circuit boards to ensure the distribution of accurate time and phase with minimal time error between IEEE 1588 Time Stamp Units (TSUs) in a system. The device supports multiple independent channels that control: IEEE 1588 clock synthesis; SyncE clock generation; jitter attenuation and universal frequency translation. Input-to-input, input-to-output and output-to-output phase skew can all be precisely managed. The device outputs ultra-low-jitter clocks that can directly synchronize SERDES running at up to 28Gbps; as well as CPRI/OBSAI, SONET/SDH and PDH interfaces and IEEE 1588 TSUs.
To see other devices in this product family, visit the ClockMatrix Timing Solutions page.
To easily implement synchronization in IEEE 1588 systems, Renesas offers PTP Clock Manager Software for free under license.
タイトル | 分類 | 日付 | |
---|---|---|---|
PDF1.82 MB
|
データシート
|
||
PDF84 KB
|
アプリケーションノート
|
||
PDF193 KB
|
アプリケーションノート
|
||
PDF57 KB
|
アプリケーションノート
|
||
PDF144 KB
|
アプリケーションノート
|
||
PDF1.67 MB
|
アプリケーションノート
|
||
PDF1.16 MB
|
アプリケーションノート
|
||
PDF70 KB
|
アプリケーションノート
|
||
PDF1.92 MB
|
アプリケーションノート
|
||
PDF2.13 MB
|
アプリケーションノート
|
||
PDF393 KB
|
アプリケーションノート
|
||
PDF231 KB
|
アプリケーションノート
|
||
PDF349 KB
|
アプリケーションノート
|
||
PDF73 KB
|
アプリケーションノート
|
||
PDF1.62 MB
|
アプリケーションノート
|
||
PDF354 KB
|
アプリケーションノート
|
||
PDF148 KB
|
アプリケーションノート
|
||
PDF390 KB
|
アプリケーションノート
|
||
PDF880 KB
|
アプリケーションノート
|
||
PDF584 KB
|
アプリケーションノート
|
||
PDF162 KB
|
アプリケーションノート
|
||
PDF739 KB
|
アプリケーションノート
|
||
PDF633 KB
|
アプリケーションノート
|
||
PDF479 KB
|
アプリケーションノート
|
||
PDF442 KB
|
アプリケーションノート
|
||
PDF566 KB
|
アプリケーションノート
|
||
PDF659 KB
|
アプリケーションノート
|
||
PDF324 KB
|
アプリケーションノート
|
||
PDF43 KB
|
デバイスエラッタ
|
||
PDF2.93 MB
|
ガイド
|
||
PDF10.53 MB
|
ガイド
|
||
PDF2.40 MB
|
ガイド
|
||
XLSX321 KB
|
その他資料
|
||
PDF320 KB
|
概要
|
||
PDF113 KB
|
製品変更通知
|
||
PDF112 KB
|
製品変更通知
|
||
PDF109 KB
|
製品変更通知
|
||
PDF107 KB
|
製品変更通知
|
||
PDF123 KB
|
製品変更通知
|
||
PDF983 KB
|
製品変更通知
|
||
PDF435 KB
|
製品変更通知
|
||
PDF94 KB
|
リリースノート
|
||
PDF6.54 MB
|
レポート
|
||
PDF400 KB
|
ホワイトペーパー
|
Linux用PTPクロックマネージャIEEE 1588や同期イーサネット通信要件をサポートします。PTPクロックマネージャは、ITU-T標準G.8273.4およびG.8263のニーズに対応したクロックサーボとPDV(パケット遅延変動)フィルタを特長とします。ダウンロード: | Protocol Stack | ルネサス |
This is the evaluation kit for the Renesas 8A34005 ClockMatrix Radio Access Network Equipment Synchronizer. The RC38612 provides four independent timing channels that...
[製品選択]テーブル内の製品名をクリックするとSamacSysが提供する回路図シンボル、PCBフットプリント、3D CADモデルがご確認いただけます。 お探しのシンボルやモデルが見つからない場合、Webサイトから直接リクエストできます。
Introducing the IDT ClockMatrix™ family of devices - high-performance, precision timing solutions designed to simplify clock designs for applications with up to 100 Gbps interface speeds.
They can be used anywhere in a system to perform critical timing functions, such as clock generation, frequency translation, jitter attenuation and phase alignment. A range of devices in the family support BBU, OTN, SyncE, synthesizer and jitter attenuator applications with several density options for each.
For more information, visit www.idt.com/clockmatrix.