概要
説明
The 508 is the most cost effective way to generate a high quality, high frequency CMOS clock output from a PECL clock input. The 508 has separate VDD supplies for the PECL input buffer and the output buffer, allowing different voltages to be used. For example, the input clock could use a 3.3 V supply while the output operates from 2.5V. The device has an Output Enable pin that tri-states the clock output when the OE pin is taken low. The 508 is a member of IDT's ClockBlocksTM family.
特長
- Packaged in 8 pin SOIC (Pb-free) or die
- Separate VDD supplies allow voltage translation
- Clock frequency of 0 - 250 MHz
- Duty cycle of 45/55
- Operating voltages of 2.375 to 5.5V
- Tri-state output for board level testing
- 24mA output drive capability
- Industrial temperature version available
- Advanced, low power, sub-micron CMOS process
製品比較
アプリケーション
設計・開発
モデル
ECADモデル
SamacSysの回路図シンボル、PCBフットプリント、および3D CADモデルは、製品オプションテーブルのCADモデルリンクをクリックすることで参照できます。シンボルまたはモデルが対応していない場合は、SamacSysに直接リクエスト可能です。

サポート
サポートコミュニティ
-
RL78/G13でのIIC通信
R5F100LFのP14(SDA20),P15(SCL20)に設定して、コード生成ツールのシリアルでIIC20を使うように 設定してmainでR_IIC20_Create();を実行後にR_IIC20_Master_Send(Address, TX_BUFF2, TX_NUM2);や R_IIC20_Master_Receive(Address ...
2020年12月7日 -
RZ/T1で例外処理が発生し悩んでいます。
... をr0にロード。 x3_xefd_qrx: IE/A 00017F5C LDR r0,180E0 ;=17F68 _x3_xefd_qrx IE/A 00017F60 SVC 0 40817 508m027.55 [Bra.adr.] PC=00000008(A) AltISA=0 Exc.=SWI Sec.=S 40818 508m027.58 rzt1.s79: 68: b SWI_Handler IE/A ...
2019年4月20日 -
RL78/G22-FPB始めました。
チョコです。 RL78/G22-FPBを入手したので、連休前から遊び始めました。 サンプルプログラム等 https://community-ja.renesas.com/cafe_rene/m/sample_program 以下の3件をアップしました。 RL78/G22-FPB ...
2023年5月9日
よくあるご質問
-
RXファミリ: RX130静電容量タッチ評価システムとWorkbench6のUSB接続において、"Serial port communication failure. Check serial port number and baudrate"とエラーが表示され、接続ができません。考えられる原因を教えてください。
... を お客様で書き換える必要があります。 First step guideにて生成されたプロジェクト内のr_cgc.hの508行近辺の 以下のコードを変更してください。 #if (MCU_SERIES_T == R5F5130) #undef USB_SERIAL_USE /* Workbench ...
1970年1月1日