メむンコンテンツに移動

MCUの消費電流䜎枛機胜で、システム党䜓の䜎電力化に貢献

画像
Prabhath Horagodage
Prabhath Horagodage
シニアスタッフプロダクトマネヌゞメント
公開日:2023幎12月14日

マむクロコントロヌラはさたざたな甚途に䜿甚されおいたす。 アプリケヌションによっおは、高速、高性胜、連続フル動䜜を必芁ずするものもあれば、特定のサむクルでの郚分的な動䜜しか必芁ずしないものもありたす。 ルネサスは、これらのナヌスケヌスを長幎にわたっお研究しおおり、この床、システム党䜓の䜎電力化を実珟するため、様々な省電力機胜を搭茉し、非垞に電力効率の高いRA2E3をリリヌスしたした。 これにより、RA2E3を搭茉した電子補品は、゚ンドナヌザヌの期埅以䞊に電力効率が高く、環境に優しいものになりたす。 RA2E3は、䞻に4぀の省電力機胜を搭茉しおおり、単独でも組み合わせおも䜿甚できたす。

  1. 3぀の異なる䜎消費電力動䜜モヌド
  2. 4぀の異なる電力制埡モヌド
  3. フレキシブルなクロック呚波数切り替え
  4. ナヌスケヌスに応じたモゞュヌル停止機胜

䜎消費電力動䜜モヌド

RA2E3は、以䞋の3皮類の䜎消費電力モヌドを提䟛したす。

  1. スリヌプモヌド
  2. ゜フトりェアスタンバむモヌド
  3. スヌヌズモヌド

RA2E3は、特定の条件を蚭定するこずで、これらの消費電力モヌド間を自動的に遷移するようにプログラムできたす。 ノヌマルモヌド(High speedモヌド、すべおの呚蟺クロックが有効)での最倧消費電流は12mAですが、゜フトりェアスタンバむモヌド(すべおのSRAMがオン、呚蟺モゞュヌルが停止)での暙準消費電流は0.25ÎŒAです。 スリヌプモヌドずスヌヌズモヌドでの消費電流は、動䜜モゞュヌルの数、クロック呚波数などの条件に基づいお、通垞モヌドず゜フトりェアスタンバむモヌドの䞭間にありたす。各モヌドの消費電力は、 図1のように比范できたす。 たた、䜎電力モヌド間の遷移方法を 図2に瀺したす。

画像
Rough comparison of power consumption in each low-power mode (conditions apply)
図1 各䜎電力モヌドの消費電力の抂略比范
画像
Transition method among low-power modes (refer to MCU hardware manual for details)
図2 䜎消費電力モヌド間の遷移方法(詳现はマむコンのハヌドりェアマニュアルを参照)

スリヌプモヌド – このモヌドでは、CPUは動䜜を停止したすが、内郚レゞスタの内容は保持されたす。 その他の呚蟺機胜や発振噚は初期蚭定では停止したせんが、停止するこずも蚭定可胜です。

䟋えば、高速モヌドで䞀定時間A/D倉換を行う必芁があるが、その間はCPUの介入が䞍芁な堎合、A/D倉換開始時にスリヌプモヌドに入り、高速倉換クロックでA/D倉換を行った埌、ノヌマルモヌドに戻るようにマむコンをプログラムするこずができたす。 この䟋では、ナヌザヌはその期間䞭に䞍芁な CPU 電力消費を節玄するこずができたす。 RA2E3 ハヌドりェアのマニュアルにお、スリヌプモヌドの開始、操䜜、解陀に぀いおの詳现を参照しおください。

゜フトりェアスタンバむモヌド – このモヌドでは、CPU、ほずんどの呚蟺機胜、および発振噚が停止したす。 ただし、CPUの内郚レゞスタやSRAMデヌタの内容、内蔵呚蟺機胜の状態、I/Oポヌトは保持されたす。 ゜フトりェアスタンバむモヌドでは、ほずんどの発振噚が停止しおいるため、消費電力を倧幅に削枛できたす。

䟋えば、MCUがIRQ割り蟌みなどの倖郚入力を埅機しお特定の動䜜を開始する必芁があり、その埅機期間䞭に他の操䜜が必芁ない堎合、ナヌザヌは入力が受信されるたで゜フトりェアスタンバむモヌドを維持するようにMCUをプログラムできるため、䞍芁な電力消費の倧郚分を節玄できたす。 入力を受信するず、タヌゲット操䜜を゜フトりェアスタンバむモヌドで実行するか、必芁に応じおスヌヌズモヌドたたは通垞モヌドに移行した埌に実行できたす。 察象操䜜完了埌、再床゜フトりェアスタンバむモヌドに戻り、次の入力を埅぀こずが可胜です。 ゜フトりェアスタンバむモヌドの開始、操䜜、キャンセルの詳现に぀いおは、RA2E3ハヌドりェアマニュアルを参照しおください。

スヌヌズモヌド – このモヌドでは、CPUは動䜜を停止したすが、内郚レゞスタの内容は保持されたす。 ほずんどの呚蟺機胜や発振噚の動䜜が遞択可胜です。 図2に瀺すように、ノヌマルモヌドたたはスリヌプモヌドからスヌヌズモヌドぞの盎接の移行は蚱可されおいたせん。 スヌヌズモヌドぞの移行は、゜フトりェアスタンバむモヌドから行う必芁がありたす。 ただし、スヌヌズモヌドからノヌマルモヌドに盎接移行するこずはできたす。

UARTをスヌヌズモヌドで䜿甚する䟋を芋おみたしょう。 UART通信を開始する前に、MCUは゜フトりェアスタンバむモヌドのたたで、電力を節玄できたす。 UARTデヌタの受信を開始するず、MCUはスヌヌズモヌドに移行し、CPU、䞍芁な呚蟺機胜、発振噚をりェむクアップするこずなくデヌタの受信を継続できたす。 デヌタ受信が完了するず、MCUは再び゜フトりェアスタンバむモヌドに戻り、次のUARTデヌタを埅぀こずができたす。 スヌヌズモヌドの開始、操䜜、終了、キャンセルの詳现に぀いおは、RA2E3ハヌドりェアマニュアルを参照しおください。

電力制埡モヌド

4぀の電力制埡モヌドがあり、䞻に最倧動䜜呚波数ず動䜜電圧範囲に基づいお蚭定したす。 これら぀の電力制埡モヌドに応じおメモリの読み出し速床を制埡するこずで、メモリ(フラッシュ/RAM)の消費電流を䜎枛するこずができたす。電力制埡モヌドは、ノヌマルモヌド、スリヌプモヌド、およびスヌヌズモヌドで䜿甚するこずができ、ナヌザヌは適切な動䜜呚波数ず消費電力を満たす電力制埡モヌドを遞択できたす。 各モヌドでの消費電力を 図3に瀺したす。

High-speedモヌド – このモヌドでは、フラッシュ読み取り時の最倧動䜜呚波数ず電圧範囲は、それぞれ 48 MHz ず 1.8 から 5.5V です。 特定の条件(ノヌマルモヌド、すべおの呚蟺クロックが無効、CoreMarkコヌドはフラッシュからの実行)でのこのモヌドでの暙準消費電流は4.80mAです。

Middle-speedモヌド– このモヌドでは、フラッシュ読み取り時の最倧動䜜呚波数ず電圧範囲は、それぞれ24MHzず1.8〜5.5Vです。 ただし、動䜜電圧が1.6〜1.8Vの堎合、最倧動䜜呚波数は4MHzです。 特定の条件 (ノヌマルモヌド、すべおの呚蟺クロックが無効、CoreMark コヌドはフラッシュからの実行) での暙準消費電流は 2.60mA です。

Low-speedモヌド – このモヌドでは、フラッシュ読み取り時の最倧動䜜呚波数ず電圧範囲は、それぞれ 2 MHz ず 1.6 から 5.5 V です。 特定の条件(ノヌマルモヌド、すべおの呚蟺クロックが無効、CoreMarkコヌドはフラッシュからの実行)での暙準消費電流は0.30mAです。

サブクロック発振噚モヌド–このモヌドでは、フラッシュ読み取り䞭の最倧動䜜呚波数ず電圧範囲は、それぞれ37.6832kHzず1.6〜5.5Vです。 特定の条件(ノヌマルモヌド、すべおの呚蟺クロックが無効等)でのこのモヌドでの暙準的な消費電流は、玄5ÎŒAです。

画像
Rough comparison of power consumption in each power-control mode (conditions apply)
図3 各電力制埡モヌドにおける消費電力の抂略比范

フレキシブルなクロック呚波数

システムクロック(ICLK)の分呚比は遞択可胜です。 高速クロックが䞍芁な堎合は、適切な䜎速クロックに切り替えるこずで消費電力を節玄するこずができたす。 クロック分呚比は1、2、4、8、16、32、および64です。

呚波数が䜎いほど、消費電流は䜎くなりたす。 しかし、電力性胜(mA/MHz)に関しおは、48MHzが最も効率的です(100ÎŒA/MHz = 4.8mA/48MHz)。 䞀般に、より高い挔算凊理やCPU性胜が求められるアプリケヌションでは、ノヌマルモヌドで呚波数を高く蚭定し、CPUの凊理時間を短くするこずで、䜎消費電力化を図るこずができたす。 䞀方、制埡システムなどのアプリケヌションでは、ノヌマルモヌドで呚波数を䜎い倀に蚭定するこずで、消費電流を䜎枛できたす。

䟋えば、ICLKが48MHz、32MHz、16MHz、8MHzのずきの暙準的な消費電流は、以䞋の省電力機胜の条件でそれぞれ4.80mA、3.45mA、2.05mA、1.40mAです。 䜎電力モヌド:通垞モヌド、電力制埡モヌド:High―speedモヌド、モゞュヌル停止:すべおの呚蟺クロックが無効での条件。

画像
Rough comparison of the power consumption when conditions of other power-saving functions are same
図4 他の省電力機胜の条件が同じ堎合の消費電力の抂略比范

クロック分呚比1,2,4,8,16,32,64は、ペリフェラル・クロック(PCLKB、PCLKD)にも遞択可胜です。

ナヌスケヌスに応じたモゞュヌル停止機胜

消費電力は、次のレゞスタ蚭定で非動䜜モゞュヌルたたはそのクロックを停止するこずで節玄できたす。

  • DTC、I2C、SPI、SCI、CAC、CRC、DOC、ELC、AGT、GPT32n、GPT16n、POEG、ADC120モゞュヌルの動䜜は、MSTPCRn(n:A、B、C、D)レゞスタの蚭定により停止できたす
  • RTC、WDT、IWDTのレゞスタR/Wクロックは、LSMRWDISレゞスタの蚭定により停止できたす
  • MPU、デバッグ、BPFの動䜜クロックは、LPOPTレゞスタの蚭定により停止できたす
  • SRAMの16KBのうち8KBは、PSMCRレゞスタの蚭定により、゜フトりェアスタンバむモヌドで電源をオフにするこずができたす

各消費電流䜎枛機胜の組み合わせ

RA2E3が搭茉する消費電流䜎枛機胜を組み合わせるこずで、さらなる省電力化を実珟できたす。 この衚では、考えられる倚くの組み合わせの内、ほんの䞀郚である 5぀のケヌスを説明しおいたす。

衚1 省電力機胜の組み合わせ䟋
 äœŽé›»åŠ›ãƒ¢ãƒŒãƒ‰é›»åŠ›åˆ¶åŸ¡ãƒ¢ãƒŒãƒ‰ã‚¯ãƒ­ãƒƒã‚¯åˆ‡ã‚Šæ›¿ãˆãƒ¢ã‚žãƒ¥ãƒŒãƒ«åœæ­¢é›»æºé›»æµ
ケヌス1ノヌマルモヌドHigh-speedモヌドICLK:48MHzすべおのペリフェラルクロック:有効12.0 mA (最倧)
ケヌス2スリヌプモヌドHigh-speedモヌドICLK:48MHzすべおのペリフェラルクロック:有効4.15mA (暙準倀)
ケヌス3スリヌプモヌドLow-speedモヌドICLK:2MHzすべおのペリフェラルクロック:有効0.31mA (暙準倀)
ケヌス4スリヌプモヌドLow-speedモヌドICLK:2MHzすべおのペリフェラルクロック:無効0.14mA (暙準倀)
ケヌス5゜フトりェアスタンバむモヌド-ICLK:32.768kHzすべおのペリフェラル/SRAM:停止0.25ÎŒA (暙準倀)
画像
Rough comparison of power consumption in each combination case
図5 各組み合わせの堎合の消費電力の抂略比范

超䜎消費電力RA2E3マむクロコントロヌラの詳现に぀いおは、renesas.com/ra2e3をご芧ください。

RA2E3 の䜎電力動䜜モヌドの詳现に぀いおは、 RA2E3 ハヌドりェアマニュアルを参照しおください。

ドキュメント