1. Home
    2. マイクロコンピュータ
    3. V850 ファミリ

V850E2/Mx4

V850E2/Mx4 は, 32 ビットRISC 型CPU コア「V850E1 CPU」および「V850E2 CPU」の性能をさらに強化した「V850E2M CPU」を最大で2個搭載した32 ビット・シングルチップ・マイクロコントローラです。フラッシュ・メモリ, RAM や豊富な周辺機能を内蔵し, 大容量データ処理と高度なリアルタイム制御を実現します。

 

メインソリューション

特長:

  • 電源電圧:
    • 内部:1.1-1.3 V
    • 外部:3.0-3.6 V
  • 最高動作周波数 200 MHz
  • ROM容量 768 KB - 2MBフラッシュ・メモリ
  • RAM容量:
    • V850E2/MN4
      • シングルコア製品 (µPD70F3510, µPD70F3512) : 64 KB
      • デュアルコア製品 (µPD70F3514, µPD70F3515) : 2 x 64 KB
    • V850E2/ML4
      • シングルコア製品(µPD70F4021, µPD70F4022) : 64 KB
  • パッケージ:
    • V850E2/MN4:304 ピン・プラスチックFBGA (19x19)
    • V850E2/ML4:216 ピン・プラスチックLQFP (24x24)
  • 最小命令実行時間:5.0 ns(内部200 MHz 動作時)
  • 命令セット:V850E2M
    • 2 ウエイ・スーパースカラを採用した7段パイプライン制御
    • 汎用レジスタ : 32 ビット x 32本
    • ANSI/IEEE 標準規格754-1985に準拠したFPU搭載
    • CPU を最大で2 個搭載
  • フラッシュ・メモリ:
    • V850E2/MN4シングルコア製品 : 1 Mバイト
    • V850E2/MN4デュアルコア製品 : 1 Mバイト/2 Mバイト
    • V850E2/ML4 : 768 Kバイト/1 Mバイト
  • フラッシュ・キャッシュ:
    • V850E2/MN4シングルコア製品, V850E2/ML4 : 16 Kバイト(4 ウエイ・セット・アソシアティブ)
    • V850E2/MN4デュアルコア製品 : 16 Kバイト (4 ウエイ・セット・アソシアティブ) x 2
  • 内蔵RAM:
    • V850E2/MN4シングルコア製品, V850E2/ML4 : 64 Kバイト
    • V850E2/MN4デュアルコア製品 : 64 Kバイト x 2
  • Hバス共有メモリ:64 Kバイト
  • クロック・ジェネレータ : PLL による20逓倍機能
  • 外部バス・インタフェース:2 系統のメモリ・コントローラを搭載
    • プライマリ・メモリ・コントローラ(SRAM/SDRAM 接続可能)
    • セカンダリ・メモリ・コントローラ(SRAM/SDRAM 接続可能)
      ※V850E2/ML4はプライマリ・メモリ・コントローラのみ
  • 割り込み/例外:
    • V850E2/MN4シングルコア製品:ノンマスカブル割り込み(外部1要因, 内部1要因),マスカブル割り込み(外部27要因, 内部179要因/189要因)
    • V850E2/MN4デュアルコア製品:ノンマスカブル割り込み(外部1要因, 内部2要因),マスカブル割り込み(外部28要因, 内部194要因)
    • V850E2/ML4: ノンマスカブル割り込み(外部1要因, 内部1要因),マスカブル割り込み(外部28要因, 内部119要因)
    • 16レベルのプログラマブル優先順位制御
  • DMA:
    • DMA コントローラ : 8 ch (V850E2/ML4) / 16 ch (V850E2/MN4)
    • DTS : 最大128 ch
  • I/O:
    • 入力:7本, 入出力:113本 (V850E2/ML4) / 181本 (V850E2/MN4)
  • タイマ:
    • 16 ビット・タイマ・アレイ : 16 ch x 2 ユニット (V850E2/ML4) / 16 ch x 4 ユニット (V850E2/MN4)
    • 32 ビット・タイマ・アレイ : 4 ch x 1 ユニット
    • 16 ビット・エンコーダ・タイマ : 2 ch
    • OS タイマ : 1 ch(V850E2/MN4シングルコア製品, V850E2/ML4)/ 2 ch(V850E2/MN4デュアルコア製品)
    • ウォッチドッグ・タイマ :1ch(V850E2/MN4シングル・コア製品, V850E2/ML4)/ 2 ch(V850E2/MN4デュアルコア製品)
  • シリアル・インタフェース:
    • アシンクロナス・シリアル・インタフェースUART : 2 ch (V850E2/ML4) / 6 ch (V850E2/MN4)
    • クロック同期式シリアル・インタフェースCSI : 2 ch (V850E2/ML4) / 6 ch (V850E2/MN4)
    • アシンクロナス・シリアル・インタフェースUART(FIFO) : 2 ch (V850E2/ML4) / 4 ch (V850E2/MN4)
    • クロック同期式シリアル・インタフェースCSI(FIFO) : 2 ch (V850E2/ML4) / 4 ch (V850E2/MN4)
    • I2C : 2 ch (V850E2/ML4) / 6 ch (V850E2/MN4)
    • CAN : 1 ch (V850E2/ML4) / 2 ch (V850E2/MN4: µPD70F3512, µPD70F3514, µPD70F3515)
    • USB ファンクション・コントローラ : 1 ch
    • USB ホスト・コントローラ : 1 ch
    • イーサネット・コントローラ : 1 ch (V850E2/ML4, V850E2/MN4: µPD70F3512, µPD70F3514, µPD70F3515)
  • A/D コンバータ:
    • 10 ビット分解能A/D コンバータ : 12 ch(A/D コンバータ用電源5.0V 時は12 ビット分解能)
  • CMOS構造:完全スタティック回路

 

ピン数-メモリサイズのラインアップ:

お客様の開発をサポートする様々な情報をご用意しております。

発注型名の見方についてはこちら

 

ソフトウェア/ハードウェア共通情報

タイトル 概要
My Renesas MY RENESASに登録いただくと、各種ドキュメントの改訂情報、ツール製品などの
ダウンロードサービスやメールニュースなどの各種サービスをご利用いただけるようになります。
セミナー 当製品のセミナーや、学習のための情報が掲載されています。
FAQ 当製品のよくあるお問合せ、開発のヒントが掲載されています。
フォーラム ルネサスの総合コミュニティサイトです。
Video 当製品に関するVideoコンテンツをご覧いただけます。

 

 

ソフトウエア設計支援情報

タイトル 概要
CS+ 統合開発環境です。コーディング、アセンブル/コンパイルからシミュレーションに至るまでご利用頂けます。
(スタータキットにも添付されています。)
E1 ルネサス標準のオンチップデバッギングエミュレータです。低価格で実開発に十分なデバッグが行えます。
(スタータキットにも添付されています。)
サンプルコードとアプリケーションノートを掲載しています。各フィルタで絞込みを行えます。

上記downloadには必ず下のボタンより契約内容を御確認ください。

MyRenesasボタンよりID,PWをご入力ください。

免責事項:

当サイトの情報は、当社の提携パートナーが提供する情報に基づいています。当社は、これらの情報をあくまで便宜上の目的で提供しており、当サイトのコンテンツ、サイトの変更、更新内容について、一切の責任を負いません。一部のリンクについては、当社以外のウェブサイトへリンクされており、それらのウェブサイトは当社の管理下にありません。リンク先サイトのコンテンツ、変更、更新内容に関して、当社はいかなる責任も負いません。当社は、このようなリンクをあくまで便宜上の目的で提供しており、当社ウェブサイトからのリンクに関し、リンク先サイトの内容を保証するものではありませんのでご了承ください。

当サイト上で言及されているサードパーティ製品、及びサービスに関する情報は、それが単独製品あるいはルネサス製品と関連がある場合においても、それらの製品、サービス、保証の適合性について、いかなる保証も表明もするものではありません。

Menu
Contact