The 9QXL2001 is a 20-output very-low-additive phase jitter fanout buffer for PCIe Gen4, Gen5 and UPI applications. The 9QXL2001 provides two methods to control output enables; standard OE# pins and SMBus enable bits, or a simple 3-wire serial interface that is independent of the SMBus. The OE Control Mode is set via a hardware strap. It offers integrated terminations for 85Ω transmission lines.
 

特長

  • Traditional 8 OE# pins allow hardware control of 8 outputs and 20 SMBus bits allow software control of each output
  • Simple 3-wire Side-Band Interface allows real-time control of all 20 outputs
  • Outputs remain Low/Low when powered up with floating input clock
  • Low-Power HCSL (LP-HCSL) outputs reduce device power consumption by 50%
  • Zo = 85Ω outputs eliminate 80 resistors, saving 130mm2 of area
  • 9 selectable SMBus addresses
  • Spread spectrum compatible
  • 6 × 6 mm dual-row 80-GQFN

製品選択

製品名 Part Status Pkg. Type Lead Count (#) Temp. Grade Pb (Lead) Free Carrier Type 購入/サンプル
9QXL2001BNHGI
Active VFQFPN 80 I はい Tray
Availability
9QXL2001BNHGI8
Active VFQFPN 80 I はい Reel
Availability

ドキュメント&ダウンロード

タイトル 他の言語 分類 形式 サイズ 日付
データシート
9QXL2001B Datasheet データシート PDF 449 KB
アプリケーションノート、ホワイトペーパー
AN-1001 Combining PhiClock and 9ZXL1951D for PCIe Gen4/5 アプリケーションノート PDF 244 KB
AN-975 Cascading PLLs アプリケーションノート PDF 255 KB
AN-828 Termination - LVPECL アプリケーションノート PDF 322 KB
AN-891 Driving LVPECL, LVDS, CML, and SSTL Logic with IDT Universal Low-Power HCSL Outputs アプリケーションノート PDF 480 KB
AN-879 Low-Power HCSL vs Traditional HCSL アプリケーションノート PDF 235 KB
AN-844 Termination - AC Coupling Clock Receivers アプリケーションノート PDF 170 KB
AN-842 Thermal Considerations in Package Design and Selection アプリケーションノート PDF 495 KB
AN-840 Jitter Specifications for Timing Signals アプリケーションノート PDF 442 KB
AN-836 Differential Input to Accept Single-ended Levels アプリケーションノート PDF 120 KB
AN-835 Differential Input with VCMR being VIH Referenced アプリケーションノート PDF 160 KB
AN-827 Application Relevance of Clock Jitter アプリケーションノート PDF 1.15 MB
AN-815 Understanding Jitter Units アプリケーションノート PDF 565 KB
AN-808 PCI Express/HCSL Termination アプリケーションノート PDF 137 KB
AN-805 Recommended Ferrite Beads アプリケーションノート PDF 121 KB
ダウンロード
9QXL2001B IBIS Model モデル-IBIS ZIP 36 KB
その他資料
9QXL2001B Schematic 回路図 PDF 78 KB
PCI Express Timing Solutions Overview 概要 PDF 275 KB
IDT Clock Generation Overview (Japanese) English 概要 PDF 2.19 MB