メインソリューション
特長：
- CPU：M32R-FPUコア（M32Rファミリ共通命令セット＋単精度FPU/ビット操作命令）
- パイプライン構成：6段
- 命令セット：100命令/6アドレッシングモード
- 命令形式：16ビット/32ビット
- 積和演算器（DSP機能用命令）内蔵
- 最小命令実行時間：6.25ns（f（CPUCLK）＝160MHz動作時）
- フラッシュメモリ内蔵
- RAM内蔵
- 疑似フラッシュエミュレーション機能：8Kバイト×8ブロック
- 割り込みコントローラ：41要因/8レベル
- ウェイトコントローラ：4領域に対し、それぞれ0～15ウェイト＋外部信号によるウェイト挿入可能
- I/Oポート：97本（3レベルの入力レベル選択可能）
- 外部割り込み入力端子：27本
- DMAC：10チャネル
- マルチジャンクションタイマ（MJT）：55チャネル
- A/Dコンバータ：10ビット/16チャネル×1系統（サンプル＆ホールド×2回路）
- シリアルインタフェース：4チャネル（クロック同期/クロック非同期兼用）、 2チャネル（クロック非同期専用）
- CAN（CAN Specification 2.0B Active）：2チャネル、32メッセージスロット
- ダイレクトRAMインタフェース（DRI）
- リアルタイムデバッガ（RTD）
- ノンブレークデバッグ（NBD）
- JTAG（バウンダリスキャン機能）
- M32Rファミリ共通のデバッグインタフェース（SDI：Scalable Debug Interface）
- パッケージ：144ピンLQFP（0.5mmピッチ）
ソフトウェア/ハードウェア共通情報
| タイトル | 概要 |
|---|---|
| My Renesas | MY RENESASに登録いただくと、各種ドキュメントの改訂情報、 ツール製品などのダウンロードサービスやメールニュースなどの 各種サービスをご利用いただけるようになります。 |
| FAQ | 当製品のよくあるお問合せ、開発のヒントが掲載されています。 |
| フォーラム | ルネサスの総合コミュニティサイトです。 |
| Video | 当製品に関するVideoコンテンツをご覧いただけます。 |
ハードウェア設計支援情報
| タイトル | 概要 |
|---|---|
| IBIS/BSDL | IBISは、高速ボード設計に必要なシミュレーションデータで、実際のボードを作る前のシミュレーションが 可能になり、事前に波形の反射、リンギングなどの問題点の検討をすることができます。 JTAGのIEEE 1149.1準拠のツールの多くでサポートされているデータ入力フォーマットです。 これらのツールでは、自動テストパターン生成(ATPG) および自動テスト装置 (ATE) 機能によりテストが容易になります。 |
免責事項:
当サイトの情報は、当社の提携パートナーが提供する情報に基づいています。当社は、これらの情報をあくまで便宜上の目的で提供しており、当サイトのコンテンツ、サイトの変更、更新内容について、一切の責任を負いません。一部のリンクについては、当社以外のウェブサイトへリンクされており、それらのウェブサイトは当社の管理下にありません。リンク先サイトのコンテンツ、変更、更新内容に関して、当社はいかなる責任も負いません。当社は、このようなリンクをあくまで便宜上の目的で提供しており、当社ウェブサイトからのリンクに関し、リンク先サイトの内容を保証するものではありませんのでご了承ください。
当サイト上で言及されているサードパーティ製品、及びサービスに関する情報は、それが単独製品あるいはルネサス製品と関連がある場合においても、それらの製品、サービス、保証の適合性について、いかなる保証も表明もするものではありません。