概要

説明

Double the drive of the standard 97U877 device. Low skew, low jitter PLL clock driver. 1 to 5 differential clock distribution (SSTL_18)

特長

  • Feedback pins for input to output synchronization
  • Spread Spectrum tolerant inputs
  • Auto PD when input signal is at a certain logic state

製品比較

アプリケーション

ドキュメント

分類 タイトル 日時
データシート PDF 313 KB
EOL通知 PDF 536 KB
2 items

設計・開発

モデル