概要
説明
The R1Q#A7236 is a 2, 097, 152-word by 36-bit and the R1Q#A7218 is a 4, 194, 304-word by 18-bit synchronous double data rate static RAM fabricated with advanced CMOS technology using full CMOS six-transistor memory cell. It integrates unique synchronous peripheral circuitry and a burst counter. All input registers are controlled by an input clock pair (K and /K) and are latched on the positive edge of K and /K. These products are suitable for applications which require synchronous operation, High-Speed, low voltage, high density and wide bit configuration. These products are packaged in 165-pin plastic FBGA package.
特長
- Power Supply · 1.8 V for core (VDD), 1.4 V to VDD for I/O (VDDQ)
- Clock · Fast clock cycle time for high bandwidth · Two input clocks (K and /K) for precise DDR timing at clock rising edges only · Two output echo clocks (CQ and /CQ) simplify data capture in high-speed systems · Clock-stop capability with μs restart
- I/O · Common data input/output bus · Pipelined double data rate operation · HSTL I/O · User programmable output impedance · DLL/PLL circuitry for wide output data valid window and future frequency scaling · Data valid pin (QVLD) to indicate valid data on the output
- Function · Two-tick burst for low DDR transaction size · Internally self-timed write control · Simple control logic for easy depth expansion · JTAG 1149.1 compatible test access port
- Package · 165 FBGA package (13 x 15 x 1.4 mm) · RoHS Compliance Level = 6/6
製品比較
アプリケーション
ドキュメント
ピックアップ
ログイン後、ご登録が可能となります。
|
|
|
|
|---|---|---|
| 分類 | タイトル | 日時 |
| データシート | PDF 746 KB | |
| 製品変更通知 | PDF 4.87 MB English | |
| 製品変更通知 | PDF 3.82 MB English | |
| 製品変更通知 | PDF 1.91 MB English | |
| その他資料 | PDF 804 KB | |
| マニュアル－開発ツール | PDF 1.02 MB | |
6件
|
||
設計・開発
モデル
ECADモデル
SamacSysの回路図シンボル、PCBフットプリント、および3D CADモデルは、製品オプションテーブルのCADモデルリンクをクリックすることで参照できます。シンボルまたはモデルが対応していない場合は、SamacSysに直接リクエスト可能です。
製品選択
適用されたフィルター