概要
説明
9FGV0841は、PCIe Gen1–4アプリケーション用の8出力の超低消費電力クロックジェネレータで、Zo=100Ωの出力終端を内蔵しています。 クロック管理用に8つの出力イネーブルを備え、スペクトラム拡散オフに加えて2種類のスペクトラム拡散レベルをサポートします。
評価ボードや材料に関する情報は、お近くの販売代理店にお問い合わせください。
特長
- PCIe Gen1-4準拠
- 終端抵抗の内蔵により100Ωの差動Zoを実現：部品点数と基板面積を削減
- 1.8V動作：消費電力の低減
- オプションで1.05V～1.8Vの任意の電圧から出力可能：最大限の省電力を実現
- OE#端子：DIFパワーマネージメント対応
- LP-HCSL差動クロック出力：消費電力と基板面積の削減
- 各出力のスルーレートをプログラマブルに設定可能：様々な線路長に対応したチューニングが可能
- プログラマブル出力振幅：様々なアプリケーション環境に対応したチューニングが可能
- PLLがロックされるまでDIF出力をブロック：クリーンなシステムスタートアップ
- DIF出力のスプレッドは0%、-0.25%、-0.5%から選択可能：EMIの低減
- 外付け25MHz水晶振動子、0ppmの合成誤差でタイトなppmをサポート
- ストラップピンによる構成が可能：デバイス制御のためのSMBusインタフェースは不要
- 3.3VトレラントSMBusインタフェースは、レガシーコントローラに対応
- 6×6 mmの48ピンVFQFPNで、基板面積を最小限に抑えた省スペース設計
- 選択可能なSMBusアドレス：複数のデバイスでSMBusセグメントを簡単に共有
- AEC-Q100準拠、グレード2（-40℃～+105℃）バージョンで提供（ウェッタブルフランクパッケージ）
製品比較
アプリケーション
設計・開発
ソフトウェア／ツール
ボード＆キット
Evaluation
RTP8A779G0ASKB0FS0SA000
アクティブ
R-Car V4Hシステム評価ボードセット / White Hawk
White Hawkは、R-Car V4Hを使用したシステムの評価や、OS、デバイスドライバ、アプリケーションの開発に使用できるR-Car V4H専用評価ボードセットです。White Hawkボードセットを使用することで、R-Car V4Hのシステム性能評価など、開発者が必要とする作業を効率的に行うことができ、製品開発期間を大幅に短縮することができます。
このボードは、AD/ADASを実現するための高解像度4Kを含むマルチカメラ入力、4Kディスプレイ出力、ネットワークIF及び音声出力、さらに複数ECUを並列稼働させるためのPCIe Gen4に対応しています。
Recommended Documents:
Development
RTP0RC77990SEB0010S
アクティブ
フルグラフィックスクラスター＆コックピット ソリューション R-Car E3 Development Board / Ebisu
R-Car E3とクロックジェネレータのコンビネーションにより、大型パネルのフルグラフィックス クラスター ソリューションや、多様なインターフェース規格を兼ね備えたエントリーモデル向け統合コクピット ソリューションに最適な性能、機能を実現します。開発ボードを使用すると、R-Car E3 SoCの評価が容易になり、ハード＆ソフト開発を加速できます。
Recommended Documents:
Development
RTP0RC7795SIPB0012S
アクティブ
ハイエンドコックピット＆インフォテインメント ソリューション R-Car H3, M3 開発ボード / Salvator-XS
R-Car SoCを含むR-Car SiP (System-in-Package)とクロックジェネレータの組み合わせにより、多様なディスプレイ出力や高画質出力に対応したコックピット＆インフォテインメントを実現します。
Recommended Documents:
このボードをリモートでテストする
クラウド上のラボで利用でき、PCベースのGUIを使用して、物理ボードを必要とせずに、仮想ラボで設計の構成とテストをすぐに開始できます。
モデル
ECADモデル
SamacSysの回路図シンボル、PCBフットプリント、および3D CADモデルは、製品オプションテーブルのCADモデルリンクをクリックすることで参照できます。シンボルまたはモデルが対応していない場合は、SamacSysに直接リクエスト可能です。
製品選択
適用されたフィルター
ビデオ&トレーニング
PCIe Reference Clock Jitter Budgets
Ron Wade, chief PCIe system architect explains the fundamental difference in reference clock jitter budgets between the first three generations of the specification and those of Gen4 and Gen5 which raise new challenges for designers.
Related Resources
Video List
