概要

説明

The 70V3599 is a high-speed 128K x 36 bit synchronous Dual-Port RAM that has been optimized for applications having unidirectional or bidirectional data flow in bursts. An automatic power down feature, controlled by CE0 and CE1, permits the on-chip circuitry of each port to enter a very low standby power mode. The 70V3599 can support an operating voltage of either 3.3V or 2.5V on one or both ports, controllable by the OPT pins. The power supply for the core of the device (VDD) is at 3.3V.

特長

  • Dual-Port allows simultaneous access of the same memory location
  • Selectable Pipelined or Flow-Through output mode
  • Counter enable and repeat features
  • Dual chip enables allow for depth expansion without additional logic
  • Full synchronous operation on both ports
  • Separate byte controls for multiplexed bus and bus matching compatibility
  • Dual Cycle Deselect (DCD) for Pipelined Output mode
  • LVTTL- compatible, single 3.3V (±150mV) power supply for core
  • LVTTL compatible, selectable 3.3V (±150mV) or 2.5V (±100mV) power supply for I/Os and control signals on each port
  • Available in a 256-pin BGA, 208-pin fpBGA and 208-pin PQFP packages
  • Includes JTAG functionality
  • Industrial temperature range (-40C to +85C) is available

ドキュメント

分類
日付
PDF 236 KB データシート
PDF 938 KB EOL通知
PDF 909 KB EOL通知
PDF 123 KB ガイド
PDF 645 KB EOL通知
PDF 24 KB 製品変更通知
PDF 252 KB 製品変更通知
PDF 194 KB 製品変更通知
PDF 198 KB アプリケーションノート
PDF 156 KB アプリケーションノート
PDF 225 KB アプリケーションノート
PDF 97 KB アプリケーションノート
PDF 154 KB アプリケーションノート
PDF 112 KB アプリケーションノート
PDF 729 KB 製品変更通知
PDF 16 KB 製品変更通知
PDF 290 KB 製品変更通知
PDF 80 KB 製品変更通知
PDF 38 KB 製品変更通知
PDF 26 KB 製品変更通知
PDF 197 KB 製品変更通知
PDF 150 KB 製品変更通知
PDF 13 KB 製品変更通知
PDF 40 KB 製品変更通知
PDF 14 KB デバイスエラッタ
PDF 14 KB デバイスエラッタ
PDF 274 KB 製品変更通知
PDF 44 KB 製品変更通知
28 items

設計・開発

ソフトウェア/ツール

ソフトウェアダウンロード

分類 日付
PDF 938 KB EOL通知
PDF 909 KB EOL通知
PDF 645 KB EOL通知
3 items

モデル

モデル

分類 日付
ZIP 52 KB モデル-IBIS
ZIP 40 KB モデル-VHDL
ZIP 23 KB モデル-Verilog
ZIP 9 KB モデル-BSDL
4 items

サポート