概要
特長
- 2 - CPU differential low power push-pull pairs
- 7 - SRC differential push-pull pairs 1 - CPU/SRC selectable differential low power push-pull pair
- 1 - SRC/DOT selectable differential low power push-pull pair 1 - SRC/SE selectable differential push-pull pair/Single-ended
- CPU outputs cycle-cycle jitter 85ps
- SRC output cycle-cycle jitter 125ps
- PCI outputs cycle-cycle jitter 250ps
- +/- 100ppm frequency accuracy on all outputs
- SRC outputs meet PCIe Gen2 when sourced from PLL3
製品比較
アプリケーション
設計・開発
モデル
ECADモデル
SamacSysの回路図シンボル、PCBフットプリント、および3D CADモデルは、製品オプションテーブルのCADモデルリンクをクリックすることで参照できます。シンボルまたはモデルが対応していない場合は、SamacSysに直接リクエスト可能です。
