The 9ZML1252E is a second generation 2-input/12-output differential mux for Intel Purley and newer platforms. It exceeds the demanding DB1200ZL performance specifications and is backwards compatible to the 9ZML1232B. It utilizes Low Power HCSL-compatible outputs to reduce power consumption and termination resistors. It is suitable for PCI-Express Gen1-4 or QPI/UPI applications, and provides 2 configurable low-drift I2O settings, one for each input channel, to allow I2O tuning for various topologies.

特長

  • 2 configurable low-drift I2O delays up to 2.9ns; maintain transport delay for various topologies
  • LP-HCSL outputs with Zout = 85Ω; eliminate 48 resistors
  • 9 selectable SMBus addresses; multiple devices can share same SMBus segment
  • Separate VDDIO for outputs; allows maximum power savings
  • PLL or Bypass Mode; PLL can dejitter incoming clock
  • Hardware or software-selectable PLL BW; minimizes jitter peaking in downstream PLLs
  • Spread spectrum compatible; tracks spreading input clock for EMI reduction
  • SMBus interface; software can modify device settings without hardware changes
  • 10 x 10 mm 72-QFN package; small board footprint

tune製品選択

製品名 Part Status Pkg. Type Lead Count (#) Temp. Grade Pb (Lead) Free Carrier Type 購入/サンプル
9ZML1252EKILF
Package Info
PCB Symbol, Footprint, and 3D Model
Active VFQFPN 72 I はい Tray
Availability

購入/見積
9ZML1252EKILFT
Package Info
PCB Symbol, Footprint, and 3D Model
Active VFQFPN 72 I はい Reel
Availability
購入/見積

descriptionドキュメント

タイトル language 分類 形式 サイズ 日付
データシート
star 9ZML1232E-9ZML1252E Datasheet – データシート PDF 382 KB
アプリケーションノート、ホワイトペーパー
AN-1001 Combining PhiClock and 9ZXL1951D for PCIe Gen4/5 – アプリケーションノート PDF 244 KB
AN-975 Cascading PLLs – アプリケーションノート PDF 255 KB
AN-828 Termination - LVPECL – アプリケーションノート PDF 322 KB
AN-891 Driving LVPECL, LVDS, CML, and SSTL Logic with IDT Universal Low-Power HCSL Outputs – アプリケーションノート PDF 480 KB
AN-879 Low-Power HCSL vs Traditional HCSL – アプリケーションノート PDF 235 KB
AN-844 Termination - AC Coupling Clock Receivers – アプリケーションノート PDF 170 KB
AN-842 Thermal Considerations in Package Design and Selection – アプリケーションノート PDF 495 KB
AN-840 Jitter Specifications for Timing Signals – アプリケーションノート PDF 442 KB
AN-815 Understanding Jitter Units – アプリケーションノート PDF 565 KB
AN-827 Application Relevance of Clock Jitter – アプリケーションノート PDF 1.15 MB
AN-805 Recommended Ferrite Beads – アプリケーションノート PDF 121 KB
AN-808 PCI Express/HCSL Termination – アプリケーションノート PDF 137 KB
PCN / PDN
PCN# : TP1910-03-R1 Update the Cut-off Date Code – 製品変更通知 PDF 163 KB
PCN# : TP1910-03 Top Metal Change – 製品変更通知 PDF 158 KB
PCN# : A1904-01 Add Greatek, Taiwan as an Alternate Assembly Facility – 製品変更通知 PDF 983 KB
その他資料
PCI Express Timing Solutions Overview – 概要 PDF 275 KB
IDT Clock Generation Overview (Japanese) English 概要 PDF 2.19 MB
info: For device-specific or order-specific documentation, submit a support request.

file_downloadダウンロード

タイトル language 分類 形式 サイズ 日付
モデル
9ZML1252E IBIS Model – モデル－IBIS ZIP 25 KB

memoryボード＆キット

製品名 タイトル 分類 Company
EVK9ZXL1951D Evaluation Kit for 19-Output DB1900Z for PCIe Gen1-4 and QPI/UPI Evaluation Renesas

printニュース&各種リソース

分類 日付
Comparing and Contrasting PCIe and Ethernet Clock Jitter Specifications ブログ 2018年5月21日
IDT Extends Leadership in Datacenter and Networking Systems with Launch of Its Latest PCI Express Timing Devices ニュース 2018年4月30日
An Insider’s Guide to Finding the Right Timing Device for Your System ブログ 2017年12月18日
Why Fanout Buffers Make More Sense ブログ 2017年11月28日
IDT Surpasses Milestone of 3 Million Low-Power PCIe Gen3 Buffers Shipped ニュース 2014年12月18日