Along with CSPUA877A or 98ULPA877A DDR2 PLL Provides a fully JEDEC compliant solution for DDR2 RDIMMs for 400, 533, 667 and 800MHz.

特長

  • 25-bit 1:1 or 14-bit 1:2 configurable registered buffer with parity check functionality
  • Supports SSTL_18 JEDEC specification on data inputs and outputs
  • Supports LVCMOS switching levels on CSR and RESET inputs
  • Low voltage operation VDD = 1.7V to 1.9V

製品選択

製品名 Part Status Pkg. Type Lead Count (#) Temp. Grade Pb (Lead) Free Carrier Type 購入/サンプル
Active CABGA 96 C はい Tray
Availability
Active CABGA 96 C はい Reel
Availability

ドキュメント

タイトル language 分類 形式 サイズ 日付
データシート
74SSTUBF32866B Datasheet データシート PDF 710 KB
PCN / PDN
PCN# : PCN20001 Add Alternate Substrate Supplier for Select CABGA and FCBGA Packages 製品変更通知 PDF 113 KB
PCN# : A1609-02 Alternate Site at OSET Taiwan on Select Packages 製品変更通知 PDF 30 KB
PCN#: A1309-03 Additional Assembly Sources 製品変更通知 PDF 398 KB