概要

説明

The 71V3576 3.3V CMOS SRAM is organized as 128K x 36. The 71V3576 SRAM contains write, data, address and control registers. The burst mode feature offers the highest level of performance to the system designer, as it can provide four cycles of data for a single address presented to the SRAM.

特長

  • High system speed 150MHz (3.8ns clock access time)
  • LBO input selects interleaved or linear burst mode
  • Self-timed write cycle with global write control (GW), byte write enable (BWE), and byte writes (BWx)
  • 3.3V core power supply
  • Power down controlled by ZZ input
  • 3.3V I/O
  • Available in 100-pin TQFP package

ドキュメント

分類
日付
PDF 187 KB データシート
PDF 568 KB 英語 ガイド
PDF 567 KB 製品変更通知
PDF 398 KB 製品変更通知
PDF 24 KB 製品変更通知
PDF 135 KB 製品変更通知
PDF 98 KB 製品変更通知
PDF 120 KB 製品変更通知
PDF 194 KB 製品変更通知
PDF 164 KB 製品変更通知
PDF 729 KB 製品変更通知
PDF 159 KB 製品変更通知
PDF 290 KB 製品変更通知
PDF 80 KB 製品変更通知
PDF 38 KB 製品変更通知
PDF 211 KB 製品変更通知
PDF 26 KB 製品変更通知
PDF 197 KB 製品変更通知
PDF 150 KB 製品変更通知
PDF 65 KB 製品変更通知
PDF 138 KB 製品変更通知
PDF 150 KB 製品変更通知
PDF 48 KB 製品変更通知
PDF 22 KB 製品変更通知
PDF 274 KB 製品変更通知
PDF 44 KB 製品変更通知
26 items

設計・開発

モデル

モデル

分類 日付
ZIP 9 KB モデル-IBIS
TAR 61 KB モデル-Verilog
2 items

サポート