概要

説明

8A34043マルチチャネル・デジタルPLL/デジタル制御オシレータ(DPLL/DCO)は、同期イーサネット(SyncE)、光伝送ネットワーク(OTN)、共通公衆無線インタフェース(CPRI)などの一般的な通信プロトコルのタイミング基準やクロック変換および、タイミングパスを管理するツールを提供します。 このデバイスは、バックプレーンまたは他のメディア間で同期ソースと接続されたラインカードやドーターカードの通信ポートを同期させるために使用することができます。 デジタル制御オシレータ(DCO)は、外部プロセッサで動作するOTNクロックリカバリサーボソフトウェアで制御することが可能です。 デジタルPLL(DPLL)は、OTN用のギャップ付きクロックのフィルタ処理や、冗長なタイミングソースからのヒットレススイッチングに対応しています。 このデバイスは、クロック生成、ジッタ減衰、ユニバーサル周波数変換用に複数の独立タイミングチャネルをサポートしています。 入力から入力、入力から出力、出力から出力の位相スキューをすべて正確に管理できます。 このデバイスは、最大28GbpsのSERDESやCPRI/OBSAI、SONET/SDH、PDHなどのインタフェースを直接同期できる超低ジッタのクロック出力が可能です。

この製品ファミリの他のデバイスについては、ClockMatrixタイミングソリューションのページをご覧ください。

特長

  • Four independent timing channels
  • Jitter output below 150fs RMS (typical)
  • Digital PLLs (DPLLs) lock to any frequency from 1kHz to 1GHz
  • DPLLs / Digitally Controlled Oscillators (DCOs) generate any frequency from 0.5Hz to 1GHz
  • DCO outputs can be aligned in phase and frequency with the outputs of any DPLL or DCO
  • Supports up to 8 differential or 16 single-ended reference clock inputs
  • Supports up to 12 differential outputs or 24 LVCMOS outputs
  • Reference monitors qualify/disqualify references depending on LOS, activity, frequency monitoring and/or LOS input pins
  • Automatic reference selection state machines select the active reference for each DPLL based on the reference monitors, priority tables, revertive / non-revertive and other programmable settings
  • Device requires a crystal oscillator or fundamental-mode crystal: 25MHz to 54MHz
  • Optional XO_DPLL input allows a wider range for XO, TCXO or OCXO frequencies from 1MHz to 150MHz for applications that require a local oscillator with high stability
  • Serial processor ports support 1MHz I2C or 50MHz SPI
  • The device can configure itself automatically after reset via:
    • Internal Customer-programmable One-Time Programmable memory 
    • Standard external I2C EPROM via separate I2C Master Port

アプリケーション

ドキュメント

分類
日付
PDF 1.79 MB データシート
PDF 247 KB アプリケーションノート
PDF 164 KB リリースノート
PDF 465 KB アプリケーションノート
PDF 199 KB アプリケーションノート
PDF 164 KB アプリケーションノート
PDF 140 KB アプリケーションノート
PDF 215 KB マニュアル-ソフトウェア
PDF 1.57 MB アプリケーションノート
PDF 84 KB アプリケーションノート
PDF 275 KB アプリケーションノート
XLSX 321 KB その他資料
PDF 320 KB 概要
PDF 1.92 MB アプリケーションノート
PDF 103 KB リリースノート
PDF 135 KB 製品変更通知
PDF 692 KB アプリケーションノート
PDF 2.13 MB アプリケーションノート
PDF 10.53 MB ガイド
PDF 113 KB 製品変更通知
PDF 2.35 MB ガイド
PDF 213 KB ガイド
PDF 393 KB アプリケーションノート
PDF 231 KB アプリケーションノート
PDF 552 KB アプリケーションノート
PDF 385 KB アプリケーションノート
PDF 272 KB アプリケーションノート
PDF 38 KB デバイスエラッタ
PDF 143 KB ガイド
PDF 1.62 MB アプリケーションノート
PDF 390 KB アプリケーションノート
PDF 880 KB アプリケーションノート
PDF 584 KB アプリケーションノート
PDF 301 KB 製品変更通知
PDF 162 KB アプリケーションノート
PDF 123 KB 製品変更通知
PDF 983 KB 製品変更通知
PDF 1.99 MB マニュアル-ハードウェア
PDF 435 KB 製品変更通知
PDF 976 KB アプリケーションノート
PDF 659 KB アプリケーションノート
PDF 324 KB アプリケーションノート
42 items

設計・開発

ソフトウェア/ツール

ソフトウェアダウンロード

分類
日付
ZIP 51.88 MB ソフトウェア/ツール-その他
ZIP 18.02 MB ソフトウェア/ツール-その他
ZIP 278 KB ソフトウェア/ツール-その他
ZIP 73 KB ソフトウェア/ツール-その他
ZIP 177 KB ソフトウェア/ツール-その他
ZIP 177 KB ソフトウェア/ツール-その他
6 items

ボード&キット

ボード&キット

モデル

モデル

分類 日付
ZIP 2.55 MB モデル-IBIS
ZIP 2 KB モデル-BSDL
2 items

サポート

IDT ClockMatrix™ 8A3404x Multi-channel DPLL / DCO Programmable, Sub-150fs Jitter Timing Solution

The ClockMatrix family of devices are high-performance, precision timing solutions designed to simplify clock designs for applications with up to 100 Gbps interface speeds. They can be used anywhere in a system to perform critical timing functions, such as clock generation, frequency translation, jitter attenuation and phase alignment. A range of devices in the family support BBU, OTN, SyncE, synthesizer and jitter attenuator applications with several density options for each.

The 8A3404x Multichannel Digital PLL / Digitally Controlled Oscillator (DPLL/DCO) family provides tools to manage timing references, clock conversion and timing paths for common communications protocols such as: Synchronous Ethernet (SyncE), Optical Transport Network (OTN) and Common Public Radio Interface (CPRI).  The device can be used to synchronize communication ports on line cards or daughter cards that are connected with synchronization sources across backplanes or other media. Digitally Controlled Oscillators (DCOs) are available to be controlled by OTN clock recovery servo software running on an external processor. Digital PLLs (DPLLs) support filtering of gapped clocks for OTN; and hitless reference switching between references from redundant timing sources. 

The device supports multiple independent timing channels for: clock generation; jitter attenuation and universal frequency translation.  Input-to-input, input-to-output and output-to-output phase skew can all be precisely managed.  The device outputs ultra-low-jitter clocks that can directly synchronize SERDES running at up to 28Gbps; as well as CPRI/OBSAI, SONET/SDH and PDH interfaces

For more information, visit www.idt.com/clockmatrix.