Evaluation Kit for 8A34003 ClockMatrix
This is the evaluation kit for the 8A34003, 8A34004, 8A34013, and 8A34043. The 8A34003 is functionally a superset of these products, making it suitable to evaluate any...
8A34043マルチチャネル・デジタルPLL/デジタル制御オシレータ(DPLL/DCO)は、同期イーサネット(SyncE)、光伝送ネットワーク(OTN)、共通公衆無線インタフェース(CPRI)などの一般的な通信プロトコルのタイミング基準やクロック変換および、タイミングパスを管理するツールを提供します。 このデバイスは、バックプレーンまたは他のメディア間で同期ソースと接続されたラインカードやドーターカードの通信ポートを同期させるために使用することができます。 デジタル制御オシレータ(DCO)は、外部プロセッサで動作するOTNクロックリカバリサーボソフトウェアで制御することが可能です。 デジタルPLL(DPLL)は、OTN用のギャップ付きクロックのフィルタ処理や、冗長なタイミングソースからのヒットレススイッチングに対応しています。 このデバイスは、クロック生成、ジッタ減衰、ユニバーサル周波数変換用に複数の独立タイミングチャネルをサポートしています。 入力から入力、入力から出力、出力から出力の位相スキューをすべて正確に管理できます。 このデバイスは、最大28GbpsのSERDESやCPRI/OBSAI、SONET/SDH、PDHなどのインタフェースを直接同期できる超低ジッタのクロック出力が可能です。
この製品ファミリの他のデバイスについては、ClockMatrixタイミングソリューションのページをご覧ください。
日付 | ||
---|---|---|
PDF 1.79 MB | データシート | |
PDF 247 KB | アプリケーションノート | |
PDF 164 KB | リリースノート | |
PDF 465 KB | アプリケーションノート | |
PDF 199 KB | アプリケーションノート | |
PDF 164 KB | アプリケーションノート | |
PDF 140 KB | アプリケーションノート | |
PDF 215 KB | マニュアル-ソフトウェア | |
PDF 1.57 MB | アプリケーションノート | |
PDF 84 KB | アプリケーションノート | |
PDF 275 KB | アプリケーションノート | |
XLSX 321 KB | その他資料 | |
PDF 320 KB | 概要 | |
PDF 1.92 MB | アプリケーションノート | |
PDF 103 KB | リリースノート | |
PDF 135 KB | 製品変更通知 | |
PDF 692 KB | アプリケーションノート | |
PDF 2.13 MB | アプリケーションノート | |
PDF 10.53 MB | ガイド | |
PDF 113 KB | 製品変更通知 | |
PDF 2.35 MB | ガイド | |
PDF 213 KB | ガイド | |
PDF 393 KB | アプリケーションノート | |
PDF 231 KB | アプリケーションノート | |
PDF 552 KB | アプリケーションノート | |
PDF 385 KB | アプリケーションノート | |
PDF 272 KB | アプリケーションノート | |
PDF 38 KB | デバイスエラッタ | |
PDF 143 KB | ガイド | |
PDF 1.62 MB | アプリケーションノート | |
PDF 390 KB | アプリケーションノート | |
PDF 880 KB | アプリケーションノート | |
PDF 584 KB | アプリケーションノート | |
PDF 301 KB | 製品変更通知 | |
PDF 162 KB | アプリケーションノート | |
PDF 123 KB | 製品変更通知 | |
PDF 983 KB | 製品変更通知 | |
PDF 1.99 MB | マニュアル-ハードウェア | |
PDF 435 KB | 製品変更通知 | |
PDF 976 KB | アプリケーションノート | |
PDF 659 KB | アプリケーションノート | |
PDF 324 KB | アプリケーションノート | |
42 items
|
This is the evaluation kit for the 8A34003, 8A34004, 8A34013, and 8A34043. The 8A34003 is functionally a superset of these products, making it suitable to evaluate any...
[製品選択]テーブル内の製品名をクリックするとSamacSysが提供する回路図シンボル、PCBフットプリント、3D CADモデルがご確認いただけます。 お探しのシンボルやモデルが見つからない場合、Webサイトから直接リクエストできます。
The ClockMatrix family of devices are high-performance, precision timing solutions designed to simplify clock designs for applications with up to 100 Gbps interface speeds. They can be used anywhere in a system to perform critical timing functions, such as clock generation, frequency translation, jitter attenuation and phase alignment. A range of devices in the family support BBU, OTN, SyncE, synthesizer and jitter attenuator applications with several density options for each.
The 8A3404x Multichannel Digital PLL / Digitally Controlled Oscillator (DPLL/DCO) family provides tools to manage timing references, clock conversion and timing paths for common communications protocols such as: Synchronous Ethernet (SyncE), Optical Transport Network (OTN) and Common Public Radio Interface (CPRI). The device can be used to synchronize communication ports on line cards or daughter cards that are connected with synchronization sources across backplanes or other media. Digitally Controlled Oscillators (DCOs) are available to be controlled by OTN clock recovery servo software running on an external processor. Digital PLLs (DPLLs) support filtering of gapped clocks for OTN; and hitless reference switching between references from redundant timing sources.
The device supports multiple independent timing channels for: clock generation; jitter attenuation and universal frequency translation. Input-to-input, input-to-output and output-to-output phase skew can all be precisely managed. The device outputs ultra-low-jitter clocks that can directly synchronize SERDES running at up to 28Gbps; as well as CPRI/OBSAI, SONET/SDH and PDH interfaces
For more information, visit www.idt.com/clockmatrix.