概要

説明

8A34043マルチチャネル・デジタルPLL/デジタル制御オシレータ(DPLL/DCO)は、同期イーサネット(SyncE)、光伝送ネットワーク(OTN)、共通公衆無線インタフェース(CPRI)などの一般的な通信プロトコルのタイミング基準やクロック変換および、タイミングパスを管理するツールを提供します。 このデバイスは、バックプレーンまたは他のメディア間で同期ソースと接続されたラインカードやドーターカードの通信ポートを同期させるために使用することができます。 デジタル制御オシレータ(DCO)は、外部プロセッサで動作するOTNクロックリカバリサーボソフトウェアで制御することが可能です。 デジタルPLL(DPLL)は、OTN用のギャップ付きクロックのフィルタ処理や、冗長なタイミングソースからのヒットレススイッチングに対応しています。 このデバイスは、クロック生成、ジッタ減衰、ユニバーサル周波数変換用に複数の独立タイミングチャネルをサポートしています。 入力から入力、入力から出力、出力から出力の位相スキューをすべて正確に管理できます。 このデバイスは、最大28GbpsのSERDESやCPRI/OBSAI、SONET/SDH、PDHなどのインタフェースを直接同期できる超低ジッタのクロック出力が可能です。

この製品ファミリの他のデバイスについては、ClockMatrixタイミングソリューションのページをご覧ください。

特長

  • Four independent timing channels
  • Jitter output below 150fs RMS (typical)
  • Digital PLLs (DPLLs) lock to any frequency from 1kHz to 1GHz
  • DPLLs / Digitally Controlled Oscillators (DCOs) generate any frequency from 0.5Hz to 1GHz
  • DCO outputs can be aligned in phase and frequency with the outputs of any DPLL or DCO
  • Supports up to 8 differential or 16 single-ended reference clock inputs
  • Supports up to 12 differential outputs or 24 LVCMOS outputs
  • Reference monitors qualify/disqualify references depending on LOS, activity, frequency monitoring and/or LOS input pins
  • Automatic reference selection state machines select the active reference for each DPLL based on the reference monitors, priority tables, revertive / non-revertive and other programmable settings
  • Device requires a crystal oscillator or fundamental-mode crystal: 25MHz to 54MHz
  • Optional XO_DPLL input allows a wider range for XO, TCXO or OCXO frequencies from 1MHz to 150MHz for applications that require a local oscillator with high stability
  • Serial processor ports support 1MHz I2C or 50MHz SPI
  • The device can configure itself automatically after reset via:
    • Internal Customer-programmable One-Time Programmable memory 
    • Standard external I2C EPROM via separate I2C Master Port

製品比較

アプリケーション

ドキュメント

設計・開発

ソフトウェア/ツール

ソフトウェア/ツール

Software title
Software type
会社名
Timing Commander
Timing Commander™は、Windows™ベースの革新的なソフトウェアプラットフォームで、システム設計を行うエンジニアは、直感的かつ柔軟なグラフィカルユーザインタフェース(GUI)により、高度なタイミングデバイスの構成、プログラミング、モニタリングが行えます。
Code Generator ルネサス
1 item

ソフトウェアダウンロード

分類 タイトル 日時
ソフトウェア/ツール-その他 TCP 53.00 MB
ソフトウェア/ツール-ソフトウェア ログインしてダウンロード ZIP 18.02 MB
ソフトウェア/ツール-ソフトウェア ログインしてダウンロード GZ 503 KB
ソフトウェア/ツール-その他 ログインしてダウンロード PDF 488 KB
ソフトウェア/ツール-その他 ログインしてダウンロード PDF 222 KB
5 items

ボード&キット

ボード&キット

モデル

IDT ClockMatrix™ 8A3404x Multi-channel DPLL / DCO Programmable, Sub-150fs Jitter Timing Solution

The ClockMatrix family of devices are high-performance, precision timing solutions designed to simplify clock designs for applications with up to 100 Gbps interface speeds. They can be used anywhere in a system to perform critical timing functions, such as clock generation, frequency translation, jitter attenuation and phase alignment. A range of devices in the family support BBU, OTN, SyncE, synthesizer and jitter attenuator applications with several density options for each.

The 8A3404x Multichannel Digital PLL / Digitally Controlled Oscillator (DPLL/DCO) family provides tools to manage timing references, clock conversion and timing paths for common communications protocols such as: Synchronous Ethernet (SyncE), Optical Transport Network (OTN) and Common Public Radio Interface (CPRI).  The device can be used to synchronize communication ports on line cards or daughter cards that are connected with synchronization sources across backplanes or other media. Digitally Controlled Oscillators (DCOs) are available to be controlled by OTN clock recovery servo software running on an external processor. Digital PLLs (DPLLs) support filtering of gapped clocks for OTN; and hitless reference switching between references from redundant timing sources. 

The device supports multiple independent timing channels for: clock generation; jitter attenuation and universal frequency translation.  Input-to-input, input-to-output and output-to-output phase skew can all be precisely managed.  The device outputs ultra-low-jitter clocks that can directly synchronize SERDES running at up to 28Gbps; as well as CPRI/OBSAI, SONET/SDH and PDH interfaces

For more information, visit www.idt.com/clockmatrix.