NOTICE - The following device(s) are recommended alternatives:

The 845254I is a 3.3V/2.5V CML clock generator designed for Ethernet applications. The device synthesizes either a 50MHz, 62.5MHz, 100MHz, 125MHz, 156.25MHz, 250MHz or 312.5MHz clock signal with excellent phase jitter performance. The clock signal is distributed to four low-skew differential CML outputs. The device is suitable for driving the reference clocks of Ethernet PHYs. The device supports 3.3V and 2.5V voltage supply and is packaged in a small, lead-free (RoHS 6) 32-lead VFQFN package. The extended temperature range supports telecommunication, wireless infrastructure and networking end equipment requirements.

特長

  • Clock generation of: 50MHz, 62.5MHz, 100MHz, 125MHz, 156.25MHz, 250MHz and 312.5MHz
  • Four differential CML clock output pairs
  • 25MHz reference clock (selectable internal crystal oscillator and external LVCMOS clock)
  • RMS phase jitter @ 125MHz, using a 25MHz crystal (1.875MHz – 20MHz): 0.405ps (typical)

    Offset                      Noise Power
      100Hz.................... -104.6 dBc/Hz
        1kHz.................... -118.4 dBc/Hz
      10kHz................... -124.1 dBc/Hz
    100kHz................... -125.3 dBc/Hz
     
  • LVCMOS interface levels for the control inputs
  • Full 3.3V and 2.5V supply voltage
  • Available in lead-free (RoHS 6) 32 VFQFN package
  • -40°C to 85°C ambient operating temperature

製品選択

製品名 Part Status Pkg. Type Lead Count (#) Temp. Grade Pb (Lead) Free Carrier Type 購入/サンプル
845254AKILF
Obsolete VFQFPN 32 I はい Tray
Availability
845254AKILFT
Obsolete VFQFPN 32 I はい Reel
Availability

ドキュメント&ダウンロード

タイトル language 分類 形式 サイズ 日付
データシート
845254 Datasheet データシート PDF 449 KB
アプリケーションノート、ホワイトペーパー
AN-828 Termination - LVPECL アプリケーションノート PDF 322 KB
AN-831 The Crystal Load curve アプリケーションノート PDF 395 KB
AN-844 Termination - AC Coupling Clock Receivers アプリケーションノート PDF 170 KB
AN-842 Thermal Considerations in Package Design and Selection アプリケーションノート PDF 495 KB
AN-840 Jitter Specifications for Timing Signals アプリケーションノート PDF 442 KB
AN-838 Peak-to-Peak Jitter Calculations アプリケーションノート PDF 115 KB
AN-839 RMS Phase Jitter アプリケーションノート PDF 233 KB
AN-832 Timing Budget and Accuracy アプリケーションノート PDF 131 KB
AN-834 Hot-Swap Recommendations アプリケーションノート PDF 153 KB
AN-837 Overdriving the Crystal Interface アプリケーションノート PDF 133 KB
AN-836 Differential Input to Accept Single-ended Levels アプリケーションノート PDF 120 KB
AN-835 Differential Input with VCMR being VIH Referenced アプリケーションノート PDF 160 KB
AN-830 Quartz Crystal Drive Level アプリケーションノート PDF 143 KB
AN-827 Application Relevance of Clock Jitter アプリケーションノート PDF 1.15 MB
AN-815 Understanding Jitter Units アプリケーションノート PDF 565 KB
AN-802 Crystal-Measuring Oscillator Negative Resistance アプリケーションノート PDF 136 KB
AN-801 Crystal-High Drive Level アプリケーションノート PDF 202 KB
AN-806 Power Supply Noise Rejection アプリケーションノート PDF 438 KB
AN-805 Recommended Ferrite Beads アプリケーションノート PDF 121 KB
AN-803 Crystal Timing Budget and Accuracy for Renesas Timing Clock Products アプリケーションノート PDF 108 KB
PCN / PDN
PDN# : CQ-15-04 Quarterly Market Declined PDN 製品中止通知 PDF 545 KB
その他資料
IDT Clock Generation Overview (Japanese) English 概要 PDF 2.19 MB

ニュース&各種リソース