NOTICE - The following device(s) are recommended alternatives:

The 85222-01 is a Dual LVCMOS / LVTTL-to- Differential HSTL translator. The 85222-01 has two single ended clock inputs. The single ended clock input accepts LVCMOS or LVTTL input levels and translates them to HSTL levels. The small outline 8-pin SOIC package makes this device ideal for applications where space, high performance and low power are important.

特長

  • Two differential HSTL outputs
  • CLK0, CLK1 LVCMOS/LVTTL clock inputs
  • CLK0 and CLK1 can accept the following input levels: LVCMOS or LVTTL
  • Maximum output frequency: 350MHz
  • Part-to-part skew: 375ps (maximum)
  • Propagation delay: 1075ps (maximum)
  • VOH: 1.4V (maximum)
  • Full 3.3V and 2.5V operating supply voltage
  • 0°C to 70°C ambient operating temperature
  • Industrial temperature information available upon request
  • Available in lead-free RoHS-compliant package

製品選択

発注型名 Part Status Pkg. Type Lead Count (#) Temp. Grade Pb (Lead) Free Carrier Type 購入/サンプル
85222AM-01LF
Obsolete SOIC 8 C はい Tube
Availability
85222AM-01LFT
Obsolete SOIC 8 C はい Reel
Availability

ドキュメント&ダウンロード

タイトル 他の言語 分類 形式 サイズ 日付
データシート
85222-01 Datasheet データシート PDF 282 KB
アプリケーションノート、ホワイトペーパー
AN-828 Termination - LVPECL アプリケーションノート PDF 322 KB
AN-844 Termination - AC Coupling Clock Receivers アプリケーションノート PDF 170 KB
AN-842 Thermal Considerations in Package Design and Selection アプリケーションノート PDF 495 KB
AN-840 Jitter Specifications for Timing Signals アプリケーションノート PDF 442 KB
AN-834 Hot-Swap Recommendations アプリケーションノート PDF 153 KB
AN-827 Application Relevance of Clock Jitter アプリケーションノート PDF 1.15 MB
AN-815 Understanding Jitter Units アプリケーションノート PDF 565 KB
AN-805 Recommended Ferrite Beads アプリケーションノート PDF 121 KB
PCN / PDN
PDN# : CQ-15-03 Quarter PDN for Declined Market 製品中止通知 PDF 542 KB
PCN# : A1309-01 Changed of Traceability Mark Format 製品変更通知 PDF 439 KB
PCN# : TB1303-02 Change of Tape & Reel Packing Method for Selective Products 製品変更通知 PDF 361 KB
ダウンロード
85222-01 IBIS Model モデル-IBIS ZIP 6 KB
その他資料
IDT Clock Distribution Overview (Japanese) English 概要 PDF 7.79 MB
IDT Clock Generation Overview (Japanese) English 概要 PDF 2.19 MB

ニュース&各種リソース