The 8T49N008I is an eight output Clock Generator with selectable LVDS or LVPECL outputs. The 8T49N008I can generate any one of four frequencies from a single crystal or reference clock. The four frequencies are selected from the Frequency Selection Table (Table 3) and are programmed via I2C interface. The four predefined frequencies are selected in the user application by two frequency selection pins. Note the desired programmed frequencies must be used with the corresponding crystal as indicated in Table 3. Excellent phase noise performance is maintained with IDT's 4TH Generation FemtoClock® NG PLL technology, which delivers sub-0.5ps RMS phase jitter.

特長

  • 4TH Generation FemtoClock NG PLL technology
  • Eight selectable LVPECL or LVDS outputs
  • CLK, nCLK input pair can accept the following differential input levels: LVPECL, LVDS, HCSL
  • FemtoClock NG VCO Range: 1.9GHz - 2.55GHz
  • RMS phase jitter at 156.25MHz (10kHz - 1MHz): 0.223ps (typical)
  • Full 2.5V or 3.3V power supply
  • I2C programming interface
  • -40°C to 85°C ambient operating temperature
  • Available in lead-free (RoHS 6) package
  • 4-output (8T49N004I) and 6-output (8T49N006I) also available

descriptionドキュメント

タイトル language 分類 形式 サイズ 日付
データシート
star 8T49N008I Datasheet データシート PDF 1.40 MB
ユーザーガイド、マニュアル
Programmable FemtoClock Ordering Product Information マニュアル-ハードウェア PDF 140 KB
アプリケーションノート、ホワイトペーパー
AN-828 Termination - LVPECL アプリケーションノート PDF 322 KB
AN-831 The Crystal Load curve アプリケーションノート PDF 395 KB
AN-844 Termination - AC Coupling Clock Receivers アプリケーションノート PDF 170 KB
AN-846 Termination - LVDS アプリケーションノート PDF 133 KB
AN-842 Thermal Considerations in Package Design and Selection アプリケーションノート PDF 495 KB
AN-840 Jitter Specifications for Timing Signals アプリケーションノート PDF 442 KB
AN-838 Peak-to-Peak Jitter Calculations アプリケーションノート PDF 115 KB
AN-839 RMS Phase Jitter アプリケーションノート PDF 233 KB
AN-832 Timing Budget and Accuracy アプリケーションノート PDF 131 KB
AN-833 Differential Input Self Oscillation Prevention アプリケーションノート PDF 180 KB
AN-834 Hot-Swap Recommendations アプリケーションノート PDF 153 KB
AN-835 Differential Input with VCMR being VIH Referenced アプリケーションノート PDF 160 KB
AN-836 Differential Input to Accept Single-ended Levels アプリケーションノート PDF 120 KB
AN-837 Overdriving the Crystal Interface アプリケーションノート PDF 133 KB
AN-830 Quartz Crystal Drive Level アプリケーションノート PDF 143 KB
AN-815 Understanding Jitter Units アプリケーションノート PDF 565 KB
AN-827 Application Relevance of Clock Jitter アプリケーションノート PDF 1.15 MB
AN-802 Crystal-Measuring Oscillator Negative Resistance アプリケーションノート PDF 136 KB
AN-801 Crystal-High Drive Level アプリケーションノート PDF 202 KB
AN-805 Recommended Ferrite Beads アプリケーションノート PDF 121 KB
AN-806 Power Supply Noise Rejection アプリケーションノート PDF 438 KB
AN-803 Crystal Timing Budget and Accuracy for Renesas Timing Clock Products アプリケーションノート PDF 108 KB
PCN / PDN
PCN# : A1904-01 Add Greatek, Taiwan as an Alternate Assembly Facility 製品変更通知 PDF 983 KB
PCN# : A1611-02 Add JCET China as Alternate Assembly and Change of Material Set at Alternate Assembly Location 製品変更通知 PDF 583 KB
PCN# : W1308-01 Change of Passivation Thickness 製品変更通知 PDF 941 KB
その他資料
IDT Clock Generation Overview 概要 PDF 1.83 MB
IDT Clocks for Xilinx Ultrascale FPGAs 技術概要 PDF 256 KB
IDT Clocks for Altera's Stratix V and Arria V/X FPGAs 技術概要 PDF 238 KB

printニュース&各種リソース