概要
説明
13-bit to 26-bit registered buffer designed for 2.3V-2.7V VDD for PC1600 - PC2700 and 2.5V-2.7V VDD for PC3200, and supports low standby operation. All data inputs and outputs are SSTL_2 level compatible with JEDEC standard for SSTL_2.
特長
- Differential clock signals
- Meets SSTL_2 signal data
- Supports SSTL_2 class I specifications on outputs
- Low-voltage operation
- VDD = 2.3V to 2.7V
- Available in 64 pin TSSOP and 56 pin MLF packages
- Exceeds ICSSSTVN16859 performance
製品比較
アプリケーション
ドキュメント
= ピックアップ
ログイン後、ご登録が可能となります。
|
|
|
---|---|---|
分類 | タイトル | 日時 |
データシート | PDF 422 KB | |
EOL通知 | PDF 160 KB | |
製品変更通知 | PDF 611 KB | |
製品変更通知 | PDF 611 KB | |
製品変更通知 | PDF 95 KB | |
製品変更通知 | PDF 50 KB | |
製品変更通知 | PDF 361 KB | |
7 items
|
設計・開発
モデル
ECADモデル
[製品選択]テーブル内の製品名をクリックするとSamacSysが提供する回路図シンボル、PCBフットプリント、3D CADモデルがご確認いただけます。 お探しのシンボルやモデルが見つからない場合、Webサイトから直接リクエストできます。