The IDT9112-17 is a high performance, low skew, low jitter zero delay buffer. It uses a phase lock loop (PLL) technology to align, in both phase and frequency, the REF input with the CLKOUT signal. It is designed to distribute high speed clocks in PC systems operating at speeds from 25 to 133 MHz.
[製品選択]テーブル内の製品名をクリックするとSamacSysが提供する回路図シンボル、PCBフットプリント、3D CADモデルがご確認いただけます。 お探しのシンボルやモデルが見つからない場合、Webサイトから直接リクエストできます。
Pkg. Type |
Lead Count (#) |
Temp. Grade |
Pb (Lead) Free |
Carrier Type |
ご購入 / サンプル |
|
---|---|---|---|---|---|---|
型名 | ||||||
QSOP | 16 | C | Yes | Tube | ||
QSOP | 16 | C | Yes | Reel | ||
SOIC | 16 | C | Yes | Tube | ||
SOIC | 16 | C | Yes | Reel | ||
QSOP | 16 | C | Yes | Tube | ||
QSOP | 16 | C | Yes | Reel | ||
SOIC | 16 | C | Yes | Tube | ||
SOIC | 16 | C | Yes | Reel |