概要

説明

The 71V67602 3.3V CMOS SRAM is organized as 256K x 36. The 71V676 SRAM contains write, data, address and control registers. Internal logic allows the SRAM to generate a self-timed write based upon a decision which can be left until the end of the write cycle. The burst mode feature offers the highest level of performance to the system designer, as it can provide four cycles of data for a single address presented to the SRAM.

特長

  • High system speed 166MHz (3.5ns clock access time)
  • LBO input selects interleaved or linear burst mode
  • Self-timed write cycle with global write control (GW), byte
  • write enable (BWE), and byte writes (BWx)
  • 3.3V core power supply
  • Power down controlled by ZZ input
  • 2.5V I/O supply (VDDQ)
  • Available in 100-pin TQFP and 119-pin BGA packages

製品比較

アプリケーション

ドキュメント

分類 タイトル 日付
データシート PDF 432 KB
ガイド PDF 568 KB 英語
製品変更通知 PDF 4.55 MB
製品変更通知 PDF 567 KB
製品変更通知 PDF 24 KB
製品変更通知 PDF 135 KB
製品変更通知 PDF 98 KB
製品変更通知 PDF 120 KB
製品変更通知 PDF 194 KB
製品変更通知 PDF 164 KB
製品変更通知 PDF 729 KB
製品変更通知 PDF 159 KB
製品変更通知 PDF 290 KB
製品変更通知 PDF 80 KB
製品変更通知 PDF 38 KB
製品変更通知 PDF 211 KB
製品変更通知 PDF 26 KB
製品変更通知 PDF 197 KB
製品変更通知 PDF 150 KB
製品変更通知 PDF 65 KB
製品変更通知 PDF 138 KB
製品変更通知 PDF 150 KB
製品変更通知 PDF 48 KB
製品変更通知 PDF 274 KB
製品変更通知 PDF 44 KB
25 items

設計・開発

モデル

モデル

分類 タイトル 日付
モデル-IBIS ZIP 13 KB
1 item

サポート