The 8T73S1802 is a fully integrated clock fanout buffer and frequency divider. The input signal is frequency-divided and then fanned out to one differential LVPECL and one LVCMOS output. Each of the outputs can select its individual divider value from the range of ÷1, ÷2, ÷4 and ÷8. Three control inputs EN, SEL0 and SEL1 (3-level logic) are available to select the frequency dividers and the output enable/disable state. The single-ended LVCMOS output is phase-delayed by 650ps to minimize coupling of LVCMOS switching into the differential output during its signal transition.
The 8T73S1802 is optimized to deliver very low phase noise clocks. The VBB output generates a common-mode voltage reference for the differential clock input so that connecting the VBB pin to an unused input (nCLK) enables to use of single-ended input signals. The extended temperature range supports wireless infrastructure, telecommunication and networking end equipment requirements. The 8T73S1802 can be used with a 3.3V or a 2.5V power supply. The device is a member of the high-performance clock family from IDT.
日付 | ||
---|---|---|
PDF 1.04 MB | データシート | |
PDF 91 KB | アプリケーションノート | |
PDF 728 KB | 製品変更通知 | |
PDF 1.99 MB | アプリケーションノート | |
PDF 2.97 MB | 製品変更通知 | |
PDF 217 KB | 概要 | |
PDF 5.71 MB | 製品変更通知 | |
PDF 5.61 MB | 製品変更通知 | |
PDF 983 KB | 製品変更通知 | |
PDF 36 KB | 製品変更通知 | |
PDF 322 KB | アプリケーションノート | |
PDF 596 KB | 製品変更通知 | |
PDF 544 KB | 製品変更通知 | |
PDF 170 KB | アプリケーションノート | |
PDF 495 KB | アプリケーションノート | |
PDF 442 KB | アプリケーションノート | |
PDF 180 KB | アプリケーションノート | |
PDF 153 KB | アプリケーションノート | |
PDF 160 KB | アプリケーションノート | |
PDF 120 KB | アプリケーションノート | |
PDF 565 KB | アプリケーションノート | |
21 items
|
[製品選択]テーブル内の製品名をクリックするとSamacSysが提供する回路図シンボル、PCBフットプリント、3D CADモデルがご確認いただけます。 お探しのシンボルやモデルが見つからない場合、Webサイトから直接リクエストできます。