The 5V19EE903 is a programmable clock generator intended for high performance data-communications, telecommunications, consumer, and networking applications. There are four internal PLLs, each individually programmable, allowing for four unique non-integer-related frequencies. The frequencies are generated from a single reference clock. The reference clock can come from one of the two redundant clock inputs. Automatic or manual switchover function allows any one of the redundant clocks to be selected during normal operation. The 5V19EE903 is in-system, programmable and can be programmed through the use of I2C interface. An internal EEPROM allows the user to save and restore the configuration of the device without having to reprogram it on power-up. Each of the four PLLs has an 7-bit reference divider and a 12-bit feedback divider. This allows the user to generate four unique non-integer-related frequencies. The PLL loop bandwidth is programmable to allow the user to tailor the PLL response to the application. For instance, the user can tune the PLL parameters to minimize jitter generation or to maximize jitter attenuation. Spread spectrum generation and/or fractional divides are allowed on two of the PLLs. There are a total of six 8-bit output dividers. The outputs are connected to the PLLs via a switch matrix. The switch matrix allows the user to route the PLL outputs to any output bank. This feature can be used to simplify and optimize the board layout. In addition, each output's slew rate and enable/disable function is programmable.

特長

  • Four internal PLLs
  • Internal non-volatile EEPROM
  • Fast (400kHz) mode I2C serial interface
  • Input frequency range: 1 MHz to 200 MHz
  • Output frequency range: 4.9 kHz to 200 MHz
  • Reference crystal input with programmable linear load capacitance - Crystal frequency range: 8 MHz to 50 MHz (maximum crystal range is best effort)
  • Integrated VCXO
  • Each PLL has a 7-bit reference divider and a 12-bit feedback-divider
  • 8-bit output-divider blocks
  • Fractional division capability on one PLL
  • Two of the PLLs support spread spectrum generation capability
  • I/O Standards: - Outputs - 3.3 V LVTTL/ LVCMOS - Inputs - 3.3 V LVTTL/ LVCMOS
  • Programmable slew rate control
  • Programmable loop bandwidth
  • Programmable output inversion to reduce bimodal jitter
  • Redundant clock inputs with auto and manual switchover options
  • Individual output enable/disable
  • Power-down mode
  • 3.3V core VDD
  • Available in TSSOP and VFQFPN packages
  • -40 to +85 C Industrial Temp operation

製品選択

発注型名 Part Status Type Lead Count (#) Temp. Grade Pb (Lead) Free Carrier Type 購入/サンプル
Obsolete 32 I はい Tray
Availability
Obsolete 32 I はい Reel
Availability
Obsolete 28 I はい Tube
Availability
Obsolete 28 I はい Reel
Availability

ドキュメント&ダウンロード

タイトル 他の言語 分類 形式 サイズ 日付
データシート
5V19EE903 Datasheet データシート PDF 402 KB
ユーザーガイド
VersaClock3 Evaluation Board Setup Guide マニュアル-評価ボード PDF 247 KB
アプリケーションノート、ホワイトペーパー
AN-828 Termination - LVPECL アプリケーションノート PDF 322 KB
AN-918 Programmable Clocks vs Crystal Oscillators アプリケーションノート PDF 307 KB
AN-841 Pullable Crystal Selection and VCXO Tuning アプリケーションノート PDF 334 KB
AN-831 The Crystal Load curve アプリケーションノート PDF 395 KB
AN-849 Loop Filter Component Selection for VCXO Based PLLs アプリケーションノート PDF 218 KB
AN-848 VCXO - Crystal Selection アプリケーションノート PDF 222 KB
AN-847 VCXO - Absolute Pull Range アプリケーションノート PDF 155 KB
AN-845 Termination - LVCMOS アプリケーションノート PDF 146 KB
AN-844 Termination - AC Coupling Clock Receivers アプリケーションノート PDF 170 KB
AN-842 Thermal Considerations in Package Design and Selection アプリケーションノート PDF 495 KB
AN-803 Crystal Timing Budget and Accuracy for IDT Timing Clock Products アプリケーションノート PDF 128 KB
AN-840 Jitter Specifications for Timing Signals アプリケーションノート PDF 442 KB
AN-838 Peak-to-Peak Jitter Calculations アプリケーションノート PDF 115 KB
AN-839 RMS Phase Jitter アプリケーションノート PDF 233 KB
AN-832 Timing Budget and Accuracy アプリケーションノート PDF 131 KB
AN-834 Hot-Swap Recommendations アプリケーションノート PDF 153 KB
AN-837 Overdriving the Crystal Interface アプリケーションノート PDF 133 KB
AN-836 Differential Input to Accept Single-ended Levels アプリケーションノート PDF 120 KB
AN-835 Differential Input with VCMR being VIH Referenced アプリケーションノート PDF 160 KB
AN-830 Quartz Crystal Drive Level アプリケーションノート PDF 143 KB
AN-827 Application Relevance of Clock Jitter アプリケーションノート PDF 1.15 MB
AN-815 Understanding Jitter Units アプリケーションノート PDF 565 KB
AN-802 Crystal-Measuring Oscillator Negative Resistance アプリケーションノート PDF 136 KB
AN-801 Crystal-High Drive Level アプリケーションノート PDF 202 KB
AN-806 Power Supply Noise Rejection アプリケーションノート PDF 438 KB
AN-805 Recommended Ferrite Beads アプリケーションノート PDF 121 KB
PCN / PDN
PDN#: CQ-19-04 Product Discontinuance Notice 製品中止通知 PDF 1010 KB
PCN# : A1904-01 Add Greatek, Taiwan as an Alternate Assembly Facility 製品変更通知 PDF 983 KB
PCN# : A1809-04 Add Alternate Assembly Location for QFN packages 製品変更通知 PDF 36 KB
PCN# : A1602-01(R1) Add Greatek Taiwan as Alternate Assembly 製品変更通知 PDF 611 KB
PCN# : A1602-01 Add Greatek Taiwan as Alternate Assembly 製品変更通知 PDF 611 KB
PCN# : A1511-01(R1) Add SPEL India as Alternate Assembly Location 製品変更通知 PDF 596 KB
PCN# : A1511-01 Add SPEL India as Alternate Assembly Location 製品変更通知 PDF 544 KB
Downloads
VersaClock 4.3 for Windows XP Service Pack 2&3 32-bit ソフトウェア ZIP 118.00 MB
VersaClock 4.3 for Windows Vista Service Pack 2 64-bit ソフトウェア ZIP 117.74 MB
VersaClock 4.3 for Windows Vista RTM & Service Pack 1 64-bit ソフトウェア ZIP 117.74 MB
VersaClock 4.3 for Windows Vista Service Pack 2 32-bit ソフトウェア ZIP 117.74 MB
VersaClock 4.3 for Windows 7 Professional 64-bit ソフトウェア ZIP 117.74 MB
VersaClock 4.3 for Windows Vista RTM & Service Pack 1 32-bit ソフトウェア ZIP 117.74 MB
VersaClock 4.3 for Windows 7 Professional 32-bit ソフトウェア ZIP 118.54 MB
その他資料
IDT Clock Distribution Overview (Japanese) English 概要 PDF 7.79 MB
VersaClock Family of Programmable Clocks Overview (Japanese) English 概要 PDF 1.31 MB
Timing Solutions Products Overview 概要 PDF 4.11 MB
IDT Products for Radio Applications (Japanese) English 製品概要 PDF 6.27 MB
IDT Clock Generation Overview (Japanese) English 概要 PDF 2.19 MB
VersaClock III Eval Board Schematics 回路図 PDF 80 KB
VersaClock3-ProgrammableClocks 製品概要 PDF 1.61 MB
DesignTip-SpreadSpectrumClocking-VersaClock3 製品概要 PDF 199 KB