Low skew, low jitter PLL clock driver; 1 to 5 differential clock distribution (SSTL_18)

特性

  • Feedback pins for input to output synchronization
  • Spread Spectrum tolerant inputs
  • Auto PD when input signal is at a certain logic state

产品选择

器件号 Part Status Pkg. Type Lead Count (#) Temp. Grade Pb (Lead) Free Carrier Type Buy Sample
Active CABGA 28 I 是的 Tray
Availability
Active CABGA 28 I 是的 Reel
Availability
Active CABGA 28 C 是的 Tray
Availability
Active CABGA 28 C 是的 Reel
Availability

文档和下载

文档标题 language 类型 文档格式 文件大小 日期
数据手册与勘误表
97ULP845A Datasheet 数据手册 PDF 329 KB
PCN / PDN
PDN# : CQ-14-02R2 产品停产通告 PDF 549 KB
PDN# : CQ-14-02R1 PRODUCT DISCONTINUANCE NOTICE 产品停产通告 PDF 545 KB
PDN# : CQ-14-02 PRODUCT DISCONTINUANCE NOTICE 产品停产通告 PDF 544 KB
PCN#: A1309-03 Additional Assembly Sources 产品变更通告 PDF 398 KB